Lines Matching refs:u32

40 	u32 mclk;
41 	u32 sclk;
49 	u32 sclk_t;
55 	u32 value;
56 	u32 param1;
64 	u32 count;
78 	u32 mclk_max;
79 	u32 mc_data[SMU7_DISCRETE_MC_REGISTER_ARRAY_SIZE];
93 	u32 cg_ulv_parameter;
94 	u32 volt_change_delay;
107 	u32 uvd_dpm_enable_mask;
108 	u32 vce_dpm_enable_mask;
109 	u32 acp_dpm_enable_mask;
110 	u32 samu_dpm_enable_mask;
111 	u32 sclk_dpm_enable_mask;
112 	u32 mclk_dpm_enable_mask;
113 	u32 pcie_dpm_enable_mask;
121 	u32 sclk_bootup_value;
122 	u32 mclk_bootup_value;
128 	u32 cg_spll_func_cntl;
129 	u32 cg_spll_func_cntl_2;
130 	u32 cg_spll_func_cntl_3;
131 	u32 cg_spll_func_cntl_4;
132 	u32 cg_spll_spread_spectrum;
133 	u32 cg_spll_spread_spectrum_2;
134 	u32 dll_cntl;
135 	u32 mclk_pwrmgt_cntl;
136 	u32 mpll_ad_func_cntl;
137 	u32 mpll_dq_func_cntl;
138 	u32 mpll_func_cntl;
139 	u32 mpll_func_cntl_1;
140 	u32 mpll_func_cntl_2;
141 	u32 mpll_ss1;
142 	u32 mpll_ss2;
169 	u32 offset;
170 	u32 mask;
171 	u32 shift;
172 	u32 value;
183 	u32 display_cac;
184 	u32 bapm_temp_gradient;
196 	u32 voltage_control;
197 	u32 mvdd_control;
198 	u32 vddci_control;
199 	u32 active_auto_throttle_sources;
211 	u32 mclk_strobe_mode_threshold;
212 	u32 mclk_stutter_mode_threshold;
213 	u32 mclk_edc_enable_threshold;
214 	u32 mclk_edc_wr_enable_threshold;
217 	u32 sram_end;
218 	u32 dpm_table_start;
219 	u32 soft_regs_start;
220 	u32 mc_reg_table_start;
221 	u32 fan_table_start;
222 	u32 arb_table_start;
233 	u32 power_containment_features;
235 	u32 dte_tj_offset;
239 	u32 need_update_smu7_dpm_table;
240 	u32 sclk_dpm_key_disabled;
241 	u32 mclk_dpm_key_disabled;
242 	u32 pcie_dpm_key_disabled;
243 	u32 thermal_sclk_dpm_enabled;
248 	u32 activity_target[SMU7_MAX_LEVELS_GRAPHICS];
249 	u32 mclk_activity_target;
250 	u32 low_sclk_interrupt_t;
251 	u32 last_mclk_dpm_enable_mask;
252 	u32 sys_pcie_mask;
295 	u32 t_min;
296 	u32 fan_ctrl_default_mode;
332 			 u32 smc_start_address,
333 			 const u8 *src, u32 byte_count, u32 limit);
342 int amdgpu_ci_load_smc_ucode(struct amdgpu_device *adev, u32 limit);
344 			   u32 smc_address, u32 *value, u32 limit);
346 			    u32 smc_address, u32 value, u32 limit);