70 	int port_mask = 1 << (line & 7);  in ep93xx_gpio_int_debounce()  local
73 		gpio_int_debounce[port] |= port_mask;  in ep93xx_gpio_int_debounce()
75 		gpio_int_debounce[port] &= ~port_mask;  in ep93xx_gpio_int_debounce()
121 	int port_mask = 1 << (line & 7);  in ep93xx_gpio_irq_ack()  local
124 		gpio_int_type2[port] ^= port_mask; /* switch edge direction */  in ep93xx_gpio_irq_ack()
128 	writeb(port_mask, EP93XX_GPIO_REG(eoi_register_offset[port]));  in ep93xx_gpio_irq_ack()
135 	int port_mask = 1 << (line & 7);  in ep93xx_gpio_irq_mask_ack()  local
138 		gpio_int_type2[port] ^= port_mask; /* switch edge direction */  in ep93xx_gpio_irq_mask_ack()
140 	gpio_int_unmasked[port] &= ~port_mask;  in ep93xx_gpio_irq_mask_ack()
143 	writeb(port_mask, EP93XX_GPIO_REG(eoi_register_offset[port]));  in ep93xx_gpio_irq_mask_ack()
173 	const int port_mask = 1 << (gpio & 7);  in ep93xx_gpio_irq_type()  local
180 		gpio_int_type1[port] |= port_mask;  in ep93xx_gpio_irq_type()
181 		gpio_int_type2[port] |= port_mask;  in ep93xx_gpio_irq_type()
185 		gpio_int_type1[port] |= port_mask;  in ep93xx_gpio_irq_type()
186 		gpio_int_type2[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
190 		gpio_int_type1[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
191 		gpio_int_type2[port] |= port_mask;  in ep93xx_gpio_irq_type()
195 		gpio_int_type1[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
196 		gpio_int_type2[port] &= ~port_mask;  in ep93xx_gpio_irq_type()
200 		gpio_int_type1[port] |= port_mask;  in ep93xx_gpio_irq_type()
203 			gpio_int_type2[port] &= ~port_mask; /* falling */  in ep93xx_gpio_irq_type()
205 			gpio_int_type2[port] |= port_mask; /* rising */  in ep93xx_gpio_irq_type()
214 	gpio_int_enabled[port] |= port_mask;  in ep93xx_gpio_irq_type()