Lines Matching refs:CLK_SET_RATE_PARENT
343 ENABLE_ACLK_TOP03, 20, CLK_SET_RATE_PARENT, 0),
345 ENABLE_ACLK_TOP03, 12, CLK_SET_RATE_PARENT, 0),
348 ENABLE_SCLK_TOP0_PERIC0, 4, CLK_SET_RATE_PARENT, 0),
350 ENABLE_SCLK_TOP0_PERIC0, 8, CLK_SET_RATE_PARENT, 0),
352 ENABLE_SCLK_TOP0_PERIC0, 20, CLK_SET_RATE_PARENT, 0),
355 ENABLE_SCLK_TOP0_PERIC1, 8, CLK_SET_RATE_PARENT, 0),
357 ENABLE_SCLK_TOP0_PERIC1, 20, CLK_SET_RATE_PARENT, 0),
360 ENABLE_SCLK_TOP0_PERIC2, 8, CLK_SET_RATE_PARENT, 0),
362 ENABLE_SCLK_TOP0_PERIC2, 20, CLK_SET_RATE_PARENT, 0),
372 ENABLE_SCLK_TOP0_PERIC3, 20, CLK_SET_RATE_PARENT, 0),
526 ENABLE_SCLK_TOP1_FSYS0, 16, CLK_SET_RATE_PARENT, 0),
531 ENABLE_SCLK_TOP1_FSYS1, 0, CLK_SET_RATE_PARENT, 0),
534 ENABLE_SCLK_TOP1_FSYS1, 16, CLK_SET_RATE_PARENT, 0),
537 ENABLE_SCLK_TOP1_FSYS11, 0, CLK_SET_RATE_PARENT, 0),
539 ENABLE_SCLK_TOP1_FSYS11, 12, CLK_SET_RATE_PARENT, 0),
542 ENABLE_ACLK_TOP13, 28, CLK_SET_RATE_PARENT, 0),
544 ENABLE_ACLK_TOP13, 24, CLK_SET_RATE_PARENT, 0),
548 24, CLK_SET_RATE_PARENT, 0),
725 MUX_SEL_PERIC11, 0, 1, CLK_SET_RATE_PARENT, 0),
727 MUX_SEL_PERIC11, 4, 1, CLK_SET_RATE_PARENT, 0),
729 MUX_SEL_PERIC11, 8, 1, CLK_SET_RATE_PARENT, 0),
731 MUX_SEL_PERIC11, 12, 1, CLK_SET_RATE_PARENT, 0),
733 MUX_SEL_PERIC11, 16, 1, CLK_SET_RATE_PARENT, 0),
770 ENABLE_PCLK_PERIC1, 17, CLK_SET_RATE_PARENT, 0),
783 ENABLE_SCLK_PERIC10, 12, CLK_SET_RATE_PARENT, 0),
785 ENABLE_SCLK_PERIC10, 13, CLK_SET_RATE_PARENT, 0),
787 ENABLE_SCLK_PERIC10, 14, CLK_SET_RATE_PARENT, 0),
789 ENABLE_SCLK_PERIC10, 15, CLK_SET_RATE_PARENT, 0),
791 ENABLE_SCLK_PERIC10, 16, CLK_SET_RATE_PARENT, 0),
793 ENABLE_SCLK_PERIC10, 17, CLK_SET_RATE_PARENT, 0),
795 ENABLE_SCLK_PERIC10, 18, CLK_SET_RATE_PARENT, 0),
797 ENABLE_SCLK_PERIC10, 19, CLK_SET_RATE_PARENT, 0),
1272 ENABLE_SCLK_AUD, 27, CLK_SET_RATE_PARENT, 0),
1274 ENABLE_SCLK_AUD, 28, CLK_SET_RATE_PARENT, 0),
1286 ENABLE_PCLK_AUD, 26, CLK_SET_RATE_PARENT, 0),
1288 ENABLE_PCLK_AUD, 27, CLK_SET_RATE_PARENT, 0),