Lines Matching refs:clkr
124 .clkr.hw.init = &(struct clk_init_data){
140 .clkr.hw.init = &(struct clk_init_data){
198 .clkr = {
213 .clkr = {
247 .clkr = {
262 .clkr = {
296 .clkr = {
311 .clkr = {
351 .clkr = {
366 .clkr = {
382 .clkr = {
415 .clkr = {
430 .clkr = {
446 .clkr = {
479 .clkr = {
494 .clkr = {
510 .clkr = {
528 struct clk_regmap clkr; member
532 container_of(to_clk_regmap(_hw), struct clk_pix_rdi, clkr)
561 regmap_update_bits(rdi->clkr.regmap, rdi->s2_reg, rdi->s2_mask, val); in pix_rdi_set_parent()
572 regmap_update_bits(rdi->clkr.regmap, rdi->s_reg, rdi->s_mask, val); in pix_rdi_set_parent()
594 regmap_read(rdi->clkr.regmap, rdi->s2_reg, &val); in pix_rdi_get_parent()
598 regmap_read(rdi->clkr.regmap, rdi->s_reg, &val); in pix_rdi_get_parent()
624 .clkr = {
641 .clkr = {
658 .clkr = {
675 .clkr = {
692 .clkr = {
731 .clkr = {
748 .clkr = {
764 .clkr = {
780 .clkr = {
841 .clkr = {
856 .clkr = {
901 .clkr = {
916 .clkr = {
1002 .clkr = {
1024 .clkr = {
1080 .clkr = {
1095 .clkr = {
1111 .clkr = {
1159 .clkr = {
1174 .clkr = {
1207 .clkr = {
1222 .clkr = {
1287 .clkr = {
1302 .clkr = {
1318 .clkr = {
1334 .clkr = {
1386 .clkr = {
1401 .clkr = {
1449 .clkr = {
1467 .clkr = {
1483 .clkr = {
1499 .clkr = {
1515 .clkr = {
1531 .clkr = {
1547 .clkr = {
1563 .clkr = {
1620 .clkr = {
1635 .clkr = {
1671 .clkr = {
1686 .clkr = {
1739 .clkr = {
1754 .clkr = {
1770 .clkr = {
1786 .clkr = {
1802 .clkr = {
1818 .clkr = {
1832 .clkr = {
1848 .clkr = {
1864 .clkr = {
1880 .clkr = {
1894 .clkr = {
1910 .clkr = {
1926 .clkr = {
1942 .clkr = {
1958 .clkr = {
1974 .clkr = {
1988 .clkr = {
2002 .clkr = {
2016 .clkr = {
2032 .clkr = {
2046 .clkr = {
2062 .clkr = {
2092 .clkr = {
2108 .clkr = {
2140 .clkr = {
2156 .clkr = {
2179 .clkr = {
2195 .clkr = {
2218 .clkr = {
2234 .clkr = {
2257 .clkr = {
2272 .clkr = {
2295 .clkr = {
2310 .clkr = {
2342 .clkr = {
2357 .clkr = {
2389 .clkr = {
2404 .clkr = {
2422 .clkr = {
2438 .clkr = {
2454 .clkr = {
2470 .clkr = {
2486 .clkr = {
2500 .clkr = {
2516 .clkr = {
2530 .clkr = {
2544 .clkr = {
2558 .clkr = {
2574 .clkr = {
2588 .clkr = {
2602 .clkr = {
2618 .clkr = {
2632 .clkr = {
2646 .clkr = {
2658 [TV_ENC_AHB_CLK] = &tv_enc_ahb_clk.clkr,
2659 [AMP_AHB_CLK] = &_ahb_clk.clkr,
2660 [DSI2_S_AHB_CLK] = &dsi2_s_ahb_clk.clkr,
2661 [JPEGD_AHB_CLK] = &jpegd_ahb_clk.clkr,
2662 [GFX2D0_AHB_CLK] = &gfx2d0_ahb_clk.clkr,
2663 [DSI_S_AHB_CLK] = &dsi_s_ahb_clk.clkr,
2664 [DSI2_M_AHB_CLK] = &dsi2_m_ahb_clk.clkr,
2665 [VPE_AHB_CLK] = &vpe_ahb_clk.clkr,
2666 [SMMU_AHB_CLK] = &smmu_ahb_clk.clkr,
2667 [HDMI_M_AHB_CLK] = &hdmi_m_ahb_clk.clkr,
2668 [VFE_AHB_CLK] = &vfe_ahb_clk.clkr,
2669 [ROT_AHB_CLK] = &rot_ahb_clk.clkr,
2670 [VCODEC_AHB_CLK] = &vcodec_ahb_clk.clkr,
2671 [MDP_AHB_CLK] = &mdp_ahb_clk.clkr,
2672 [DSI_M_AHB_CLK] = &dsi_m_ahb_clk.clkr,
2673 [CSI_AHB_CLK] = &csi_ahb_clk.clkr,
2674 [MMSS_IMEM_AHB_CLK] = &mmss_imem_ahb_clk.clkr,
2675 [IJPEG_AHB_CLK] = &ijpeg_ahb_clk.clkr,
2676 [HDMI_S_AHB_CLK] = &hdmi_s_ahb_clk.clkr,
2677 [GFX3D_AHB_CLK] = &gfx3d_ahb_clk.clkr,
2678 [GFX2D1_AHB_CLK] = &gfx2d1_ahb_clk.clkr,
2679 [JPEGD_AXI_CLK] = &jpegd_axi_clk.clkr,
2680 [GMEM_AXI_CLK] = &gmem_axi_clk.clkr,
2681 [MDP_AXI_CLK] = &mdp_axi_clk.clkr,
2682 [MMSS_IMEM_AXI_CLK] = &mmss_imem_axi_clk.clkr,
2683 [IJPEG_AXI_CLK] = &ijpeg_axi_clk.clkr,
2684 [GFX3D_AXI_CLK] = &gfx3d_axi_clk.clkr,
2685 [VCODEC_AXI_CLK] = &vcodec_axi_clk.clkr,
2686 [VFE_AXI_CLK] = &vfe_axi_clk.clkr,
2687 [VPE_AXI_CLK] = &vpe_axi_clk.clkr,
2688 [ROT_AXI_CLK] = &rot_axi_clk.clkr,
2689 [VCODEC_AXI_A_CLK] = &vcodec_axi_a_clk.clkr,
2690 [VCODEC_AXI_B_CLK] = &vcodec_axi_b_clk.clkr,
2691 [CSI0_SRC] = &csi0_src.clkr,
2692 [CSI0_CLK] = &csi0_clk.clkr,
2693 [CSI0_PHY_CLK] = &csi0_phy_clk.clkr,
2694 [CSI1_SRC] = &csi1_src.clkr,
2695 [CSI1_CLK] = &csi1_clk.clkr,
2696 [CSI1_PHY_CLK] = &csi1_phy_clk.clkr,
2697 [CSI2_SRC] = &csi2_src.clkr,
2698 [CSI2_CLK] = &csi2_clk.clkr,
2699 [CSI2_PHY_CLK] = &csi2_phy_clk.clkr,
2700 [DSI_SRC] = &dsi1_src.clkr,
2701 [DSI_CLK] = &dsi1_clk.clkr,
2702 [CSI_PIX_CLK] = &csi_pix_clk.clkr,
2703 [CSI_RDI_CLK] = &csi_rdi_clk.clkr,
2704 [MDP_VSYNC_CLK] = &mdp_vsync_clk.clkr,
2705 [HDMI_APP_CLK] = &hdmi_app_clk.clkr,
2706 [CSI_PIX1_CLK] = &csi_pix1_clk.clkr,
2707 [CSI_RDI2_CLK] = &csi_rdi2_clk.clkr,
2708 [CSI_RDI1_CLK] = &csi_rdi1_clk.clkr,
2709 [GFX2D0_SRC] = &gfx2d0_src.clkr,
2710 [GFX2D0_CLK] = &gfx2d0_clk.clkr,
2711 [GFX2D1_SRC] = &gfx2d1_src.clkr,
2712 [GFX2D1_CLK] = &gfx2d1_clk.clkr,
2713 [GFX3D_SRC] = &gfx3d_src.clkr,
2714 [GFX3D_CLK] = &gfx3d_clk.clkr,
2715 [IJPEG_SRC] = &ijpeg_src.clkr,
2716 [IJPEG_CLK] = &ijpeg_clk.clkr,
2717 [JPEGD_SRC] = &jpegd_src.clkr,
2718 [JPEGD_CLK] = &jpegd_clk.clkr,
2719 [MDP_SRC] = &mdp_src.clkr,
2720 [MDP_CLK] = &mdp_clk.clkr,
2721 [MDP_LUT_CLK] = &mdp_lut_clk.clkr,
2722 [DSI2_PIXEL_SRC] = &dsi2_pixel_src.clkr,
2723 [DSI2_PIXEL_CLK] = &dsi2_pixel_clk.clkr,
2724 [DSI2_SRC] = &dsi2_src.clkr,
2725 [DSI2_CLK] = &dsi2_clk.clkr,
2726 [DSI1_BYTE_SRC] = &dsi1_byte_src.clkr,
2727 [DSI1_BYTE_CLK] = &dsi1_byte_clk.clkr,
2728 [DSI2_BYTE_SRC] = &dsi2_byte_src.clkr,
2729 [DSI2_BYTE_CLK] = &dsi2_byte_clk.clkr,
2730 [DSI1_ESC_SRC] = &dsi1_esc_src.clkr,
2731 [DSI1_ESC_CLK] = &dsi1_esc_clk.clkr,
2732 [DSI2_ESC_SRC] = &dsi2_esc_src.clkr,
2733 [DSI2_ESC_CLK] = &dsi2_esc_clk.clkr,
2734 [ROT_SRC] = &rot_src.clkr,
2735 [ROT_CLK] = &rot_clk.clkr,
2736 [TV_ENC_CLK] = &tv_enc_clk.clkr,
2737 [TV_DAC_CLK] = &tv_dac_clk.clkr,
2738 [HDMI_TV_CLK] = &hdmi_tv_clk.clkr,
2739 [MDP_TV_CLK] = &mdp_tv_clk.clkr,
2740 [TV_SRC] = &tv_src.clkr,
2741 [VCODEC_SRC] = &vcodec_src.clkr,
2742 [VCODEC_CLK] = &vcodec_clk.clkr,
2743 [VFE_SRC] = &vfe_src.clkr,
2744 [VFE_CLK] = &vfe_clk.clkr,
2745 [VFE_CSI_CLK] = &vfe_csi_clk.clkr,
2746 [VPE_SRC] = &vpe_src.clkr,
2747 [VPE_CLK] = &vpe_clk.clkr,
2748 [DSI_PIXEL_SRC] = &dsi1_pixel_src.clkr,
2749 [DSI_PIXEL_CLK] = &dsi1_pixel_clk.clkr,
2750 [CAMCLK0_SRC] = &camclk0_src.clkr,
2751 [CAMCLK0_CLK] = &camclk0_clk.clkr,
2752 [CAMCLK1_SRC] = &camclk1_src.clkr,
2753 [CAMCLK1_CLK] = &camclk1_clk.clkr,
2754 [CAMCLK2_SRC] = &camclk2_src.clkr,
2755 [CAMCLK2_CLK] = &camclk2_clk.clkr,
2756 [CSIPHYTIMER_SRC] = &csiphytimer_src.clkr,
2757 [CSIPHY2_TIMER_CLK] = &csiphy2_timer_clk.clkr,
2758 [CSIPHY1_TIMER_CLK] = &csiphy1_timer_clk.clkr,
2759 [CSIPHY0_TIMER_CLK] = &csiphy0_timer_clk.clkr,
2760 [PLL2] = &pll2.clkr,
2842 [AMP_AHB_CLK] = &_ahb_clk.clkr,
2843 [DSI2_S_AHB_CLK] = &dsi2_s_ahb_clk.clkr,
2844 [JPEGD_AHB_CLK] = &jpegd_ahb_clk.clkr,
2845 [DSI_S_AHB_CLK] = &dsi_s_ahb_clk.clkr,
2846 [DSI2_M_AHB_CLK] = &dsi2_m_ahb_clk.clkr,
2847 [VPE_AHB_CLK] = &vpe_ahb_clk.clkr,
2848 [SMMU_AHB_CLK] = &smmu_ahb_clk.clkr,
2849 [HDMI_M_AHB_CLK] = &hdmi_m_ahb_clk.clkr,
2850 [VFE_AHB_CLK] = &vfe_ahb_clk.clkr,
2851 [ROT_AHB_CLK] = &rot_ahb_clk.clkr,
2852 [VCODEC_AHB_CLK] = &vcodec_ahb_clk.clkr,
2853 [MDP_AHB_CLK] = &mdp_ahb_clk.clkr,
2854 [DSI_M_AHB_CLK] = &dsi_m_ahb_clk.clkr,
2855 [CSI_AHB_CLK] = &csi_ahb_clk.clkr,
2856 [MMSS_IMEM_AHB_CLK] = &mmss_imem_ahb_clk.clkr,
2857 [IJPEG_AHB_CLK] = &ijpeg_ahb_clk.clkr,
2858 [HDMI_S_AHB_CLK] = &hdmi_s_ahb_clk.clkr,
2859 [GFX3D_AHB_CLK] = &gfx3d_ahb_clk.clkr,
2860 [JPEGD_AXI_CLK] = &jpegd_axi_clk.clkr,
2861 [GMEM_AXI_CLK] = &gmem_axi_clk.clkr,
2862 [MDP_AXI_CLK] = &mdp_axi_clk.clkr,
2863 [MMSS_IMEM_AXI_CLK] = &mmss_imem_axi_clk.clkr,
2864 [IJPEG_AXI_CLK] = &ijpeg_axi_clk.clkr,
2865 [GFX3D_AXI_CLK] = &gfx3d_axi_clk.clkr,
2866 [VCODEC_AXI_CLK] = &vcodec_axi_clk.clkr,
2867 [VFE_AXI_CLK] = &vfe_axi_clk.clkr,
2868 [VPE_AXI_CLK] = &vpe_axi_clk.clkr,
2869 [ROT_AXI_CLK] = &rot_axi_clk.clkr,
2870 [VCODEC_AXI_A_CLK] = &vcodec_axi_a_clk.clkr,
2871 [VCODEC_AXI_B_CLK] = &vcodec_axi_b_clk.clkr,
2872 [CSI0_SRC] = &csi0_src.clkr,
2873 [CSI0_CLK] = &csi0_clk.clkr,
2874 [CSI0_PHY_CLK] = &csi0_phy_clk.clkr,
2875 [CSI1_SRC] = &csi1_src.clkr,
2876 [CSI1_CLK] = &csi1_clk.clkr,
2877 [CSI1_PHY_CLK] = &csi1_phy_clk.clkr,
2878 [CSI2_SRC] = &csi2_src.clkr,
2879 [CSI2_CLK] = &csi2_clk.clkr,
2880 [CSI2_PHY_CLK] = &csi2_phy_clk.clkr,
2881 [DSI_SRC] = &dsi1_src.clkr,
2882 [DSI_CLK] = &dsi1_clk.clkr,
2883 [CSI_PIX_CLK] = &csi_pix_clk.clkr,
2884 [CSI_RDI_CLK] = &csi_rdi_clk.clkr,
2885 [MDP_VSYNC_CLK] = &mdp_vsync_clk.clkr,
2886 [HDMI_APP_CLK] = &hdmi_app_clk.clkr,
2887 [CSI_PIX1_CLK] = &csi_pix1_clk.clkr,
2888 [CSI_RDI2_CLK] = &csi_rdi2_clk.clkr,
2889 [CSI_RDI1_CLK] = &csi_rdi1_clk.clkr,
2890 [GFX3D_SRC] = &gfx3d_src.clkr,
2891 [GFX3D_CLK] = &gfx3d_clk.clkr,
2892 [IJPEG_SRC] = &ijpeg_src.clkr,
2893 [IJPEG_CLK] = &ijpeg_clk.clkr,
2894 [JPEGD_SRC] = &jpegd_src.clkr,
2895 [JPEGD_CLK] = &jpegd_clk.clkr,
2896 [MDP_SRC] = &mdp_src.clkr,
2897 [MDP_CLK] = &mdp_clk.clkr,
2898 [MDP_LUT_CLK] = &mdp_lut_clk.clkr,
2899 [DSI2_PIXEL_SRC] = &dsi2_pixel_src.clkr,
2900 [DSI2_PIXEL_CLK] = &dsi2_pixel_clk.clkr,
2901 [DSI2_SRC] = &dsi2_src.clkr,
2902 [DSI2_CLK] = &dsi2_clk.clkr,
2903 [DSI1_BYTE_SRC] = &dsi1_byte_src.clkr,
2904 [DSI1_BYTE_CLK] = &dsi1_byte_clk.clkr,
2905 [DSI2_BYTE_SRC] = &dsi2_byte_src.clkr,
2906 [DSI2_BYTE_CLK] = &dsi2_byte_clk.clkr,
2907 [DSI1_ESC_SRC] = &dsi1_esc_src.clkr,
2908 [DSI1_ESC_CLK] = &dsi1_esc_clk.clkr,
2909 [DSI2_ESC_SRC] = &dsi2_esc_src.clkr,
2910 [DSI2_ESC_CLK] = &dsi2_esc_clk.clkr,
2911 [ROT_SRC] = &rot_src.clkr,
2912 [ROT_CLK] = &rot_clk.clkr,
2913 [TV_DAC_CLK] = &tv_dac_clk.clkr,
2914 [HDMI_TV_CLK] = &hdmi_tv_clk.clkr,
2915 [MDP_TV_CLK] = &mdp_tv_clk.clkr,
2916 [TV_SRC] = &tv_src.clkr,
2917 [VCODEC_SRC] = &vcodec_src.clkr,
2918 [VCODEC_CLK] = &vcodec_clk.clkr,
2919 [VFE_SRC] = &vfe_src.clkr,
2920 [VFE_CLK] = &vfe_clk.clkr,
2921 [VFE_CSI_CLK] = &vfe_csi_clk.clkr,
2922 [VPE_SRC] = &vpe_src.clkr,
2923 [VPE_CLK] = &vpe_clk.clkr,
2924 [DSI_PIXEL_SRC] = &dsi1_pixel_src.clkr,
2925 [DSI_PIXEL_CLK] = &dsi1_pixel_clk.clkr,
2926 [CAMCLK0_SRC] = &camclk0_src.clkr,
2927 [CAMCLK0_CLK] = &camclk0_clk.clkr,
2928 [CAMCLK1_SRC] = &camclk1_src.clkr,
2929 [CAMCLK1_CLK] = &camclk1_clk.clkr,
2930 [CAMCLK2_SRC] = &camclk2_src.clkr,
2931 [CAMCLK2_CLK] = &camclk2_clk.clkr,
2932 [CSIPHYTIMER_SRC] = &csiphytimer_src.clkr,
2933 [CSIPHY2_TIMER_CLK] = &csiphy2_timer_clk.clkr,
2934 [CSIPHY1_TIMER_CLK] = &csiphy1_timer_clk.clkr,
2935 [CSIPHY0_TIMER_CLK] = &csiphy0_timer_clk.clkr,
2936 [PLL2] = &pll2.clkr,
2937 [RGB_TV_CLK] = &rgb_tv_clk.clkr,
2938 [NPL_TV_CLK] = &npl_tv_clk.clkr,
2939 [VCAP_AHB_CLK] = &vcap_ahb_clk.clkr,
2940 [VCAP_AXI_CLK] = &vcap_axi_clk.clkr,
2941 [VCAP_SRC] = &vcap_src.clkr,
2942 [VCAP_CLK] = &vcap_clk.clkr,
2943 [VCAP_NPL_CLK] = &vcap_npl_clk.clkr,
2944 [PLL15] = &pll15.clkr,
3079 gfx3d_src.clkr.hw.init = &gfx3d_8064_init; in mmcc_msm8960_probe()