Lines Matching refs:clkr
232 .clkr.hw.init = &(struct clk_init_data){
259 .clkr.hw.init = &(struct clk_init_data){
285 .clkr.hw.init = &(struct clk_init_data){
301 .clkr.hw.init = &(struct clk_init_data){
316 .clkr.hw.init = &(struct clk_init_data){
328 .clkr.hw.init = &(struct clk_init_data){
353 .clkr.hw.init = &(struct clk_init_data){
377 .clkr.hw.init = &(struct clk_init_data){
396 .clkr.hw.init = &(struct clk_init_data){
409 .clkr.hw.init = &(struct clk_init_data){
422 .clkr.hw.init = &(struct clk_init_data){
435 .clkr.hw.init = &(struct clk_init_data){
465 .clkr.hw.init = &(struct clk_init_data){
478 .clkr.hw.init = &(struct clk_init_data){
506 .clkr.hw.init = &(struct clk_init_data){
518 .clkr.hw.init = &(struct clk_init_data){
541 .clkr.hw.init = &(struct clk_init_data){
554 .clkr.hw.init = &(struct clk_init_data){
567 .clkr.hw.init = &(struct clk_init_data){
580 .clkr.hw.init = &(struct clk_init_data){
594 .clkr.hw.init = &(struct clk_init_data){
619 .clkr.hw.init = &(struct clk_init_data){
638 .clkr.hw.init = &(struct clk_init_data){
657 .clkr.hw.init = &(struct clk_init_data){
681 .clkr.hw.init = &(struct clk_init_data){
695 .clkr.hw.init = &(struct clk_init_data){
723 .clkr.hw.init = &(struct clk_init_data){
737 .clkr.hw.init = &(struct clk_init_data){
751 .clkr.hw.init = &(struct clk_init_data){
765 .clkr.hw.init = &(struct clk_init_data){
784 .clkr.hw.init = &(struct clk_init_data){
797 .clkr.hw.init = &(struct clk_init_data){
810 .clkr.hw.init = &(struct clk_init_data){
833 .clkr.hw.init = &(struct clk_init_data){
845 .clkr.hw.init = &(struct clk_init_data){
858 .clkr.hw.init = &(struct clk_init_data){
877 .clkr.hw.init = &(struct clk_init_data){
896 .clkr.hw.init = &(struct clk_init_data){
916 .clkr.hw.init = &(struct clk_init_data){
934 .clkr.hw.init = &(struct clk_init_data){
947 .clkr.hw.init = &(struct clk_init_data){
965 .clkr.hw.init = &(struct clk_init_data){
984 .clkr.hw.init = &(struct clk_init_data){
1002 .clkr.hw.init = &(struct clk_init_data){
1020 .clkr.hw.init = &(struct clk_init_data){
1038 .clkr.hw.init = &(struct clk_init_data){
1061 .clkr.hw.init = &(struct clk_init_data){
1083 .clkr.hw.init = &(struct clk_init_data){
1102 .clkr.hw.init = &(struct clk_init_data){
1112 .clkr = {
1127 .clkr = {
1144 .clkr = {
1161 .clkr = {
1178 .clkr = {
1195 .clkr = {
1212 .clkr = {
1229 .clkr = {
1246 .clkr = {
1263 .clkr = {
1279 .clkr = {
1296 .clkr = {
1312 .clkr = {
1329 .clkr = {
1346 .clkr = {
1363 .clkr = {
1380 .clkr = {
1397 .clkr = {
1414 .clkr = {
1431 .clkr = {
1448 .clkr = {
1465 .clkr = {
1481 .clkr = {
1498 .clkr = {
1515 .clkr = {
1532 .clkr = {
1549 .clkr = {
1565 .clkr = {
1582 .clkr = {
1599 .clkr = {
1616 .clkr = {
1633 .clkr = {
1650 .clkr = {
1667 .clkr = {
1684 .clkr = {
1701 .clkr = {
1718 .clkr = {
1735 .clkr = {
1752 .clkr = {
1769 .clkr = {
1785 .clkr = {
1801 .clkr = {
1818 .clkr = {
1835 .clkr = {
1852 .clkr = {
1869 .clkr = {
1885 .clkr = {
1902 .clkr = {
1919 .clkr = {
1936 .clkr = {
1953 .clkr = {
1970 .clkr = {
1987 .clkr = {
2004 .clkr = {
2021 .clkr = {
2038 .clkr = {
2055 .clkr = {
2072 .clkr = {
2089 .clkr = {
2106 .clkr = {
2123 .clkr = {
2140 .clkr = {
2157 .clkr = {
2174 .clkr = {
2191 .clkr = {
2208 .clkr = {
2225 .clkr = {
2242 .clkr = {
2259 .clkr = {
2276 .clkr = {
2293 .clkr = {
2310 .clkr = {
2327 .clkr = {
2344 .clkr = {
2361 .clkr = {
2378 .clkr = {
2395 .clkr = {
2412 .clkr = {
2429 .clkr = {
2446 .clkr = {
2463 .clkr = {
2480 .clkr = {
2497 .clkr = {
2514 .clkr = {
2531 .clkr = {
2548 .clkr = {
2565 .clkr = {
2582 .clkr = {
2599 .clkr = {
2616 .clkr = {
2634 .clkr = {
2651 .clkr = {
2668 .clkr = {
2685 .clkr = {
2702 .clkr = {
2719 .clkr = {
2736 .clkr = {
2753 .clkr = {
2770 .clkr = {
2787 .clkr = {
2804 .clkr = {
2821 .clkr = {
2838 .clkr = {
2855 .clkr = {
2872 .clkr = {
2889 .clkr = {
2906 .clkr = {
2923 .clkr = {
2940 .clkr = {
2957 .clkr = {
2974 .clkr = {
2989 .clkr = {
3006 .clkr = {
3023 .clkr = {
3138 [MMSS_AHB_CLK_SRC] = &mmss_ahb_clk_src.clkr,
3139 [MMSS_AXI_CLK_SRC] = &mmss_axi_clk_src.clkr,
3140 [MMPLL0] = &mmpll0.clkr,
3142 [MMPLL1] = &mmpll1.clkr,
3144 [MMPLL2] = &mmpll2.clkr,
3145 [MMPLL3] = &mmpll3.clkr,
3146 [MMPLL4] = &mmpll4.clkr,
3147 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3148 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3149 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3150 [CSI3_CLK_SRC] = &csi3_clk_src.clkr,
3151 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
3152 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3153 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3154 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3155 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3156 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
3157 [OCMEMNOC_CLK_SRC] = &ocmemnoc_clk_src.clkr,
3158 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3159 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3160 [JPEG1_CLK_SRC] = &jpeg1_clk_src.clkr,
3161 [JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
3162 [EDPPIXEL_CLK_SRC] = &edppixel_clk_src.clkr,
3163 [EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
3164 [VP_CLK_SRC] = &vp_clk_src.clkr,
3165 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3166 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3167 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3168 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3169 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3170 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
3171 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
3172 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3173 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3174 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
3175 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3176 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3177 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
3178 [EDPAUX_CLK_SRC] = &edpaux_clk_src.clkr,
3179 [EDPLINK_CLK_SRC] = &edplink_clk_src.clkr,
3180 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3181 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
3182 [HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
3183 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3184 [MMSS_RBCPR_CLK_SRC] = &rbcpr_clk_src.clkr,
3185 [RBBMTIMER_CLK_SRC] = &rbbmtimer_clk_src.clkr,
3186 [MAPLE_CLK_SRC] = &maple_clk_src.clkr,
3187 [VDP_CLK_SRC] = &vdp_clk_src.clkr,
3188 [VPU_BUS_CLK_SRC] = &vpu_bus_clk_src.clkr,
3189 [MMSS_CXO_CLK] = &mmss_cxo_clk.clkr,
3190 [MMSS_SLEEPCLK_CLK] = &mmss_sleepclk_clk.clkr,
3191 [AVSYNC_AHB_CLK] = &avsync_ahb_clk.clkr,
3192 [AVSYNC_EDPPIXEL_CLK] = &avsync_edppixel_clk.clkr,
3193 [AVSYNC_EXTPCLK_CLK] = &avsync_extpclk_clk.clkr,
3194 [AVSYNC_PCLK0_CLK] = &avsync_pclk0_clk.clkr,
3195 [AVSYNC_PCLK1_CLK] = &avsync_pclk1_clk.clkr,
3196 [AVSYNC_VP_CLK] = &avsync_vp_clk.clkr,
3197 [CAMSS_AHB_CLK] = &camss_ahb_clk.clkr,
3198 [CAMSS_CCI_CCI_AHB_CLK] = &camss_cci_cci_ahb_clk.clkr,
3199 [CAMSS_CCI_CCI_CLK] = &camss_cci_cci_clk.clkr,
3200 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
3201 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
3202 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
3203 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
3204 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
3205 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
3206 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
3207 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
3208 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
3209 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
3210 [CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
3211 [CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
3212 [CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
3213 [CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
3214 [CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
3215 [CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
3216 [CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
3217 [CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
3218 [CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
3219 [CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
3220 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
3221 [CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
3222 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
3223 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
3224 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
3225 [CAMSS_JPEG_JPEG0_CLK] = &camss_jpeg_jpeg0_clk.clkr,
3226 [CAMSS_JPEG_JPEG1_CLK] = &camss_jpeg_jpeg1_clk.clkr,
3227 [CAMSS_JPEG_JPEG2_CLK] = &camss_jpeg_jpeg2_clk.clkr,
3228 [CAMSS_JPEG_JPEG_AHB_CLK] = &camss_jpeg_jpeg_ahb_clk.clkr,
3229 [CAMSS_JPEG_JPEG_AXI_CLK] = &camss_jpeg_jpeg_axi_clk.clkr,
3230 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
3231 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
3232 [CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
3233 [CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
3234 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
3235 [CAMSS_PHY0_CSI0PHYTIMER_CLK] = &camss_phy0_csi0phytimer_clk.clkr,
3236 [CAMSS_PHY1_CSI1PHYTIMER_CLK] = &camss_phy1_csi1phytimer_clk.clkr,
3237 [CAMSS_PHY2_CSI2PHYTIMER_CLK] = &camss_phy2_csi2phytimer_clk.clkr,
3238 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
3239 [CAMSS_VFE_CPP_AHB_CLK] = &camss_vfe_cpp_ahb_clk.clkr,
3240 [CAMSS_VFE_CPP_CLK] = &camss_vfe_cpp_clk.clkr,
3241 [CAMSS_VFE_VFE0_CLK] = &camss_vfe_vfe0_clk.clkr,
3242 [CAMSS_VFE_VFE1_CLK] = &camss_vfe_vfe1_clk.clkr,
3243 [CAMSS_VFE_VFE_AHB_CLK] = &camss_vfe_vfe_ahb_clk.clkr,
3244 [CAMSS_VFE_VFE_AXI_CLK] = &camss_vfe_vfe_axi_clk.clkr,
3245 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
3246 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
3247 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
3248 [MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
3249 [MDSS_EDPAUX_CLK] = &mdss_edpaux_clk.clkr,
3250 [MDSS_EDPLINK_CLK] = &mdss_edplink_clk.clkr,
3251 [MDSS_EDPPIXEL_CLK] = &mdss_edppixel_clk.clkr,
3252 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
3253 [MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
3254 [MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
3255 [MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
3256 [MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
3257 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
3258 [MDSS_MDP_LUT_CLK] = &mdss_mdp_lut_clk.clkr,
3259 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
3260 [MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
3261 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
3262 [MMSS_RBCPR_AHB_CLK] = &mmss_rbcpr_ahb_clk.clkr,
3263 [MMSS_RBCPR_CLK] = &mmss_rbcpr_clk.clkr,
3264 [MMSS_SPDM_AHB_CLK] = &mmss_spdm_ahb_clk.clkr,
3265 [MMSS_SPDM_AXI_CLK] = &mmss_spdm_axi_clk.clkr,
3266 [MMSS_SPDM_CSI0_CLK] = &mmss_spdm_csi0_clk.clkr,
3267 [MMSS_SPDM_GFX3D_CLK] = &mmss_spdm_gfx3d_clk.clkr,
3268 [MMSS_SPDM_JPEG0_CLK] = &mmss_spdm_jpeg0_clk.clkr,
3269 [MMSS_SPDM_JPEG1_CLK] = &mmss_spdm_jpeg1_clk.clkr,
3270 [MMSS_SPDM_JPEG2_CLK] = &mmss_spdm_jpeg2_clk.clkr,
3271 [MMSS_SPDM_MDP_CLK] = &mmss_spdm_mdp_clk.clkr,
3272 [MMSS_SPDM_PCLK0_CLK] = &mmss_spdm_pclk0_clk.clkr,
3273 [MMSS_SPDM_PCLK1_CLK] = &mmss_spdm_pclk1_clk.clkr,
3274 [MMSS_SPDM_VCODEC0_CLK] = &mmss_spdm_vcodec0_clk.clkr,
3275 [MMSS_SPDM_VFE0_CLK] = &mmss_spdm_vfe0_clk.clkr,
3276 [MMSS_SPDM_VFE1_CLK] = &mmss_spdm_vfe1_clk.clkr,
3277 [MMSS_SPDM_RM_AXI_CLK] = &mmss_spdm_rm_axi_clk.clkr,
3278 [MMSS_SPDM_RM_OCMEMNOC_CLK] = &mmss_spdm_rm_ocmemnoc_clk.clkr,
3279 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
3280 [MMSS_MMSSNOC_AHB_CLK] = &mmss_mmssnoc_ahb_clk.clkr,
3281 [MMSS_MMSSNOC_BTO_AHB_CLK] = &mmss_mmssnoc_bto_ahb_clk.clkr,
3282 [MMSS_MMSSNOC_AXI_CLK] = &mmss_mmssnoc_axi_clk.clkr,
3283 [MMSS_S0_AXI_CLK] = &mmss_s0_axi_clk.clkr,
3284 [OCMEMCX_AHB_CLK] = &ocmemcx_ahb_clk.clkr,
3285 [OCMEMCX_OCMEMNOC_CLK] = &ocmemcx_ocmemnoc_clk.clkr,
3286 [OXILI_OCMEMGX_CLK] = &oxili_ocmemgx_clk.clkr,
3287 [OXILI_GFX3D_CLK] = &oxili_gfx3d_clk.clkr,
3288 [OXILI_RBBMTIMER_CLK] = &oxili_rbbmtimer_clk.clkr,
3289 [OXILICX_AHB_CLK] = &oxilicx_ahb_clk.clkr,
3290 [VENUS0_AHB_CLK] = &venus0_ahb_clk.clkr,
3291 [VENUS0_AXI_CLK] = &venus0_axi_clk.clkr,
3292 [VENUS0_CORE0_VCODEC_CLK] = &venus0_core0_vcodec_clk.clkr,
3293 [VENUS0_CORE1_VCODEC_CLK] = &venus0_core1_vcodec_clk.clkr,
3294 [VENUS0_OCMEMNOC_CLK] = &venus0_ocmemnoc_clk.clkr,
3295 [VENUS0_VCODEC0_CLK] = &venus0_vcodec0_clk.clkr,
3296 [VPU_AHB_CLK] = &vpu_ahb_clk.clkr,
3297 [VPU_AXI_CLK] = &vpu_axi_clk.clkr,
3298 [VPU_BUS_CLK] = &vpu_bus_clk.clkr,
3299 [VPU_CXO_CLK] = &vpu_cxo_clk.clkr,
3300 [VPU_MAPLE_CLK] = &vpu_maple_clk.clkr,
3301 [VPU_SLEEP_CLK] = &vpu_sleep_clk.clkr,
3302 [VPU_VDP_CLK] = &vpu_vdp_clk.clkr,