Lines Matching refs:clkr
43 .clkr.hw.init = &(struct clk_init_data){
70 .clkr.hw.init = &(struct clk_init_data){
97 .clkr.hw.init = &(struct clk_init_data){
195 .clkr = {
211 .clkr = {
246 .clkr = {
262 .clkr = {
297 .clkr = {
313 .clkr = {
348 .clkr = {
364 .clkr = {
399 .clkr = {
415 .clkr = {
450 .clkr = {
466 .clkr = {
501 .clkr = {
517 .clkr = {
552 .clkr = {
568 .clkr = {
601 .clkr = {
617 .clkr = {
650 .clkr = {
666 .clkr = {
699 .clkr = {
715 .clkr = {
748 .clkr = {
764 .clkr = {
810 .clkr = {
826 .clkr = {
859 .clkr = {
875 .clkr = {
908 .clkr = {
924 .clkr = {
957 .clkr = {
973 .clkr = {
1006 .clkr = {
1022 .clkr = {
1055 .clkr = {
1071 .clkr = {
1104 .clkr = {
1120 .clkr = {
1153 .clkr = {
1169 .clkr = {
1202 .clkr = {
1218 .clkr = {
1251 .clkr = {
1267 .clkr = {
1300 .clkr = {
1316 .clkr = {
1349 .clkr = {
1365 .clkr = {
1411 .clkr = {
1427 .clkr = {
1460 .clkr = {
1476 .clkr = {
1509 .clkr = {
1525 .clkr = {
1543 .clkr = {
1564 .clkr = {
1578 .clkr = {
1624 .clkr = {
1640 .clkr = {
1673 .clkr = {
1689 .clkr = {
1722 .clkr = {
1738 .clkr = {
1771 .clkr = {
1787 .clkr = {
1820 .clkr = {
1836 .clkr = {
1874 .clkr = {
1890 .clkr = {
1928 .clkr = {
1944 .clkr = {
1977 .clkr = {
1993 .clkr = {
2026 .clkr = {
2042 .clkr = {
2075 .clkr = {
2093 .clkr = {
2109 .clkr = {
2125 .clkr = {
2140 .clkr = {
2171 .clkr = {
2189 .clkr = {
2205 .clkr = {
2238 .clkr = {
2256 .clkr = {
2272 .clkr = {
2290 .clkr = {
2304 .clkr = {
2320 .clkr = {
2336 .clkr = {
2352 .clkr = {
2368 .clkr = {
2384 .clkr = {
2400 .clkr = {
2416 .clkr = {
2432 .clkr = {
2448 .clkr = {
2464 .clkr = {
2480 .clkr = {
2496 .clkr = {
2512 .clkr = {
2528 .clkr = {
2542 .clkr = {
2556 .clkr = {
2572 .clkr = {
2586 .clkr = {
2600 .clkr = {
2614 .clkr = {
2630 .clkr = {
2646 .clkr = {
2662 .clkr = {
2678 .clkr = {
2694 .clkr = {
2709 .clkr = {
2726 .clkr = {
2755 .clkr = {
2771 .clkr = {
2787 .clkr = {
2817 .clkr = {
2833 .clkr = {
2849 .clkr = {
2865 .clkr = {
2880 .clkr = {
2894 .clkr = {
2908 .clkr = {
2922 .clkr = {
2936 .clkr = {
2950 .clkr = {
2964 .clkr = {
2979 .clkr = {
2994 .clkr = {
3009 .clkr = {
3026 .clkr = {
3038 [PLL3] = &pll3.clkr,
3040 [PLL8] = &pll8.clkr,
3042 [PLL14] = &pll14.clkr,
3044 [GSBI1_UART_SRC] = &gsbi1_uart_src.clkr,
3045 [GSBI1_UART_CLK] = &gsbi1_uart_clk.clkr,
3046 [GSBI2_UART_SRC] = &gsbi2_uart_src.clkr,
3047 [GSBI2_UART_CLK] = &gsbi2_uart_clk.clkr,
3048 [GSBI3_UART_SRC] = &gsbi3_uart_src.clkr,
3049 [GSBI3_UART_CLK] = &gsbi3_uart_clk.clkr,
3050 [GSBI4_UART_SRC] = &gsbi4_uart_src.clkr,
3051 [GSBI4_UART_CLK] = &gsbi4_uart_clk.clkr,
3052 [GSBI5_UART_SRC] = &gsbi5_uart_src.clkr,
3053 [GSBI5_UART_CLK] = &gsbi5_uart_clk.clkr,
3054 [GSBI6_UART_SRC] = &gsbi6_uart_src.clkr,
3055 [GSBI6_UART_CLK] = &gsbi6_uart_clk.clkr,
3056 [GSBI7_UART_SRC] = &gsbi7_uart_src.clkr,
3057 [GSBI7_UART_CLK] = &gsbi7_uart_clk.clkr,
3058 [GSBI8_UART_SRC] = &gsbi8_uart_src.clkr,
3059 [GSBI8_UART_CLK] = &gsbi8_uart_clk.clkr,
3060 [GSBI9_UART_SRC] = &gsbi9_uart_src.clkr,
3061 [GSBI9_UART_CLK] = &gsbi9_uart_clk.clkr,
3062 [GSBI10_UART_SRC] = &gsbi10_uart_src.clkr,
3063 [GSBI10_UART_CLK] = &gsbi10_uart_clk.clkr,
3064 [GSBI11_UART_SRC] = &gsbi11_uart_src.clkr,
3065 [GSBI11_UART_CLK] = &gsbi11_uart_clk.clkr,
3066 [GSBI12_UART_SRC] = &gsbi12_uart_src.clkr,
3067 [GSBI12_UART_CLK] = &gsbi12_uart_clk.clkr,
3068 [GSBI1_QUP_SRC] = &gsbi1_qup_src.clkr,
3069 [GSBI1_QUP_CLK] = &gsbi1_qup_clk.clkr,
3070 [GSBI2_QUP_SRC] = &gsbi2_qup_src.clkr,
3071 [GSBI2_QUP_CLK] = &gsbi2_qup_clk.clkr,
3072 [GSBI3_QUP_SRC] = &gsbi3_qup_src.clkr,
3073 [GSBI3_QUP_CLK] = &gsbi3_qup_clk.clkr,
3074 [GSBI4_QUP_SRC] = &gsbi4_qup_src.clkr,
3075 [GSBI4_QUP_CLK] = &gsbi4_qup_clk.clkr,
3076 [GSBI5_QUP_SRC] = &gsbi5_qup_src.clkr,
3077 [GSBI5_QUP_CLK] = &gsbi5_qup_clk.clkr,
3078 [GSBI6_QUP_SRC] = &gsbi6_qup_src.clkr,
3079 [GSBI6_QUP_CLK] = &gsbi6_qup_clk.clkr,
3080 [GSBI7_QUP_SRC] = &gsbi7_qup_src.clkr,
3081 [GSBI7_QUP_CLK] = &gsbi7_qup_clk.clkr,
3082 [GSBI8_QUP_SRC] = &gsbi8_qup_src.clkr,
3083 [GSBI8_QUP_CLK] = &gsbi8_qup_clk.clkr,
3084 [GSBI9_QUP_SRC] = &gsbi9_qup_src.clkr,
3085 [GSBI9_QUP_CLK] = &gsbi9_qup_clk.clkr,
3086 [GSBI10_QUP_SRC] = &gsbi10_qup_src.clkr,
3087 [GSBI10_QUP_CLK] = &gsbi10_qup_clk.clkr,
3088 [GSBI11_QUP_SRC] = &gsbi11_qup_src.clkr,
3089 [GSBI11_QUP_CLK] = &gsbi11_qup_clk.clkr,
3090 [GSBI12_QUP_SRC] = &gsbi12_qup_src.clkr,
3091 [GSBI12_QUP_CLK] = &gsbi12_qup_clk.clkr,
3092 [GP0_SRC] = &gp0_src.clkr,
3093 [GP0_CLK] = &gp0_clk.clkr,
3094 [GP1_SRC] = &gp1_src.clkr,
3095 [GP1_CLK] = &gp1_clk.clkr,
3096 [GP2_SRC] = &gp2_src.clkr,
3097 [GP2_CLK] = &gp2_clk.clkr,
3098 [PMEM_A_CLK] = &pmem_clk.clkr,
3099 [PRNG_SRC] = &prng_src.clkr,
3100 [PRNG_CLK] = &prng_clk.clkr,
3101 [SDC1_SRC] = &sdc1_src.clkr,
3102 [SDC1_CLK] = &sdc1_clk.clkr,
3103 [SDC2_SRC] = &sdc2_src.clkr,
3104 [SDC2_CLK] = &sdc2_clk.clkr,
3105 [SDC3_SRC] = &sdc3_src.clkr,
3106 [SDC3_CLK] = &sdc3_clk.clkr,
3107 [SDC4_SRC] = &sdc4_src.clkr,
3108 [SDC4_CLK] = &sdc4_clk.clkr,
3109 [SDC5_SRC] = &sdc5_src.clkr,
3110 [SDC5_CLK] = &sdc5_clk.clkr,
3111 [TSIF_REF_SRC] = &tsif_ref_src.clkr,
3112 [TSIF_REF_CLK] = &tsif_ref_clk.clkr,
3113 [USB_HS1_XCVR_SRC] = &usb_hs1_xcvr_src.clkr,
3114 [USB_HS1_XCVR_CLK] = &usb_hs1_xcvr_clk.clkr,
3115 [USB_HSIC_XCVR_FS_SRC] = &usb_hsic_xcvr_fs_src.clkr,
3116 [USB_HSIC_XCVR_FS_CLK] = &usb_hsic_xcvr_fs_clk.clkr,
3117 [USB_HSIC_SYSTEM_CLK] = &usb_hsic_system_clk.clkr,
3118 [USB_HSIC_HSIC_CLK] = &usb_hsic_hsic_clk.clkr,
3119 [USB_HSIC_HSIO_CAL_CLK] = &usb_hsic_hsio_cal_clk.clkr,
3120 [USB_FS1_XCVR_FS_SRC] = &usb_fs1_xcvr_fs_src.clkr,
3121 [USB_FS1_XCVR_FS_CLK] = &usb_fs1_xcvr_fs_clk.clkr,
3122 [USB_FS1_SYSTEM_CLK] = &usb_fs1_system_clk.clkr,
3123 [USB_FS2_XCVR_FS_SRC] = &usb_fs2_xcvr_fs_src.clkr,
3124 [USB_FS2_XCVR_FS_CLK] = &usb_fs2_xcvr_fs_clk.clkr,
3125 [USB_FS2_SYSTEM_CLK] = &usb_fs2_system_clk.clkr,
3126 [CE1_CORE_CLK] = &ce1_core_clk.clkr,
3127 [CE1_H_CLK] = &ce1_h_clk.clkr,
3128 [DMA_BAM_H_CLK] = &dma_bam_h_clk.clkr,
3129 [GSBI1_H_CLK] = &gsbi1_h_clk.clkr,
3130 [GSBI2_H_CLK] = &gsbi2_h_clk.clkr,
3131 [GSBI3_H_CLK] = &gsbi3_h_clk.clkr,
3132 [GSBI4_H_CLK] = &gsbi4_h_clk.clkr,
3133 [GSBI5_H_CLK] = &gsbi5_h_clk.clkr,
3134 [GSBI6_H_CLK] = &gsbi6_h_clk.clkr,
3135 [GSBI7_H_CLK] = &gsbi7_h_clk.clkr,
3136 [GSBI8_H_CLK] = &gsbi8_h_clk.clkr,
3137 [GSBI9_H_CLK] = &gsbi9_h_clk.clkr,
3138 [GSBI10_H_CLK] = &gsbi10_h_clk.clkr,
3139 [GSBI11_H_CLK] = &gsbi11_h_clk.clkr,
3140 [GSBI12_H_CLK] = &gsbi12_h_clk.clkr,
3141 [TSIF_H_CLK] = &tsif_h_clk.clkr,
3142 [USB_FS1_H_CLK] = &usb_fs1_h_clk.clkr,
3143 [USB_FS2_H_CLK] = &usb_fs2_h_clk.clkr,
3144 [USB_HS1_H_CLK] = &usb_hs1_h_clk.clkr,
3145 [USB_HSIC_H_CLK] = &usb_hsic_h_clk.clkr,
3146 [SDC1_H_CLK] = &sdc1_h_clk.clkr,
3147 [SDC2_H_CLK] = &sdc2_h_clk.clkr,
3148 [SDC3_H_CLK] = &sdc3_h_clk.clkr,
3149 [SDC4_H_CLK] = &sdc4_h_clk.clkr,
3150 [SDC5_H_CLK] = &sdc5_h_clk.clkr,
3151 [ADM0_CLK] = &adm0_clk.clkr,
3152 [ADM0_PBUS_CLK] = &adm0_pbus_clk.clkr,
3153 [PMIC_ARB0_H_CLK] = &pmic_arb0_h_clk.clkr,
3154 [PMIC_ARB1_H_CLK] = &pmic_arb1_h_clk.clkr,
3155 [PMIC_SSBI2_CLK] = &pmic_ssbi2_clk.clkr,
3156 [RPM_MSG_RAM_H_CLK] = &rpm_msg_ram_h_clk.clkr,
3263 [PLL3] = &pll3.clkr,
3265 [PLL8] = &pll8.clkr,
3267 [PLL14] = &pll14.clkr,
3269 [GSBI1_UART_SRC] = &gsbi1_uart_src.clkr,
3270 [GSBI1_UART_CLK] = &gsbi1_uart_clk.clkr,
3271 [GSBI2_UART_SRC] = &gsbi2_uart_src.clkr,
3272 [GSBI2_UART_CLK] = &gsbi2_uart_clk.clkr,
3273 [GSBI3_UART_SRC] = &gsbi3_uart_src.clkr,
3274 [GSBI3_UART_CLK] = &gsbi3_uart_clk.clkr,
3275 [GSBI4_UART_SRC] = &gsbi4_uart_src.clkr,
3276 [GSBI4_UART_CLK] = &gsbi4_uart_clk.clkr,
3277 [GSBI5_UART_SRC] = &gsbi5_uart_src.clkr,
3278 [GSBI5_UART_CLK] = &gsbi5_uart_clk.clkr,
3279 [GSBI6_UART_SRC] = &gsbi6_uart_src.clkr,
3280 [GSBI6_UART_CLK] = &gsbi6_uart_clk.clkr,
3281 [GSBI7_UART_SRC] = &gsbi7_uart_src.clkr,
3282 [GSBI7_UART_CLK] = &gsbi7_uart_clk.clkr,
3283 [GSBI1_QUP_SRC] = &gsbi1_qup_src.clkr,
3284 [GSBI1_QUP_CLK] = &gsbi1_qup_clk.clkr,
3285 [GSBI2_QUP_SRC] = &gsbi2_qup_src.clkr,
3286 [GSBI2_QUP_CLK] = &gsbi2_qup_clk.clkr,
3287 [GSBI3_QUP_SRC] = &gsbi3_qup_src.clkr,
3288 [GSBI3_QUP_CLK] = &gsbi3_qup_clk.clkr,
3289 [GSBI4_QUP_SRC] = &gsbi4_qup_src.clkr,
3290 [GSBI4_QUP_CLK] = &gsbi4_qup_clk.clkr,
3291 [GSBI5_QUP_SRC] = &gsbi5_qup_src.clkr,
3292 [GSBI5_QUP_CLK] = &gsbi5_qup_clk.clkr,
3293 [GSBI6_QUP_SRC] = &gsbi6_qup_src.clkr,
3294 [GSBI6_QUP_CLK] = &gsbi6_qup_clk.clkr,
3295 [GSBI7_QUP_SRC] = &gsbi7_qup_src.clkr,
3296 [GSBI7_QUP_CLK] = &gsbi7_qup_clk.clkr,
3297 [GP0_SRC] = &gp0_src.clkr,
3298 [GP0_CLK] = &gp0_clk.clkr,
3299 [GP1_SRC] = &gp1_src.clkr,
3300 [GP1_CLK] = &gp1_clk.clkr,
3301 [GP2_SRC] = &gp2_src.clkr,
3302 [GP2_CLK] = &gp2_clk.clkr,
3303 [PMEM_A_CLK] = &pmem_clk.clkr,
3304 [PRNG_SRC] = &prng_src.clkr,
3305 [PRNG_CLK] = &prng_clk.clkr,
3306 [SDC1_SRC] = &sdc1_src.clkr,
3307 [SDC1_CLK] = &sdc1_clk.clkr,
3308 [SDC2_SRC] = &sdc2_src.clkr,
3309 [SDC2_CLK] = &sdc2_clk.clkr,
3310 [SDC3_SRC] = &sdc3_src.clkr,
3311 [SDC3_CLK] = &sdc3_clk.clkr,
3312 [SDC4_SRC] = &sdc4_src.clkr,
3313 [SDC4_CLK] = &sdc4_clk.clkr,
3314 [TSIF_REF_SRC] = &tsif_ref_src.clkr,
3315 [TSIF_REF_CLK] = &tsif_ref_clk.clkr,
3316 [USB_HS1_XCVR_SRC] = &usb_hs1_xcvr_src.clkr,
3317 [USB_HS1_XCVR_CLK] = &usb_hs1_xcvr_clk.clkr,
3318 [USB_HS3_XCVR_SRC] = &usb_hs3_xcvr_src.clkr,
3319 [USB_HS3_XCVR_CLK] = &usb_hs3_xcvr_clk.clkr,
3320 [USB_HS4_XCVR_SRC] = &usb_hs4_xcvr_src.clkr,
3321 [USB_HS4_XCVR_CLK] = &usb_hs4_xcvr_clk.clkr,
3322 [USB_HSIC_XCVR_FS_SRC] = &usb_hsic_xcvr_fs_src.clkr,
3323 [USB_HSIC_XCVR_FS_CLK] = &usb_hsic_xcvr_fs_clk.clkr,
3324 [USB_HSIC_SYSTEM_CLK] = &usb_hsic_system_clk.clkr,
3325 [USB_HSIC_HSIC_CLK] = &usb_hsic_hsic_clk.clkr,
3326 [USB_HSIC_HSIO_CAL_CLK] = &usb_hsic_hsio_cal_clk.clkr,
3327 [USB_FS1_XCVR_FS_SRC] = &usb_fs1_xcvr_fs_src.clkr,
3328 [USB_FS1_XCVR_FS_CLK] = &usb_fs1_xcvr_fs_clk.clkr,
3329 [USB_FS1_SYSTEM_CLK] = &usb_fs1_system_clk.clkr,
3330 [SATA_H_CLK] = &sata_h_clk.clkr,
3331 [SATA_CLK_SRC] = &sata_clk_src.clkr,
3332 [SATA_RXOOB_CLK] = &sata_rxoob_clk.clkr,
3333 [SATA_PMALIVE_CLK] = &sata_pmalive_clk.clkr,
3334 [SATA_PHY_REF_CLK] = &sata_phy_ref_clk.clkr,
3335 [SATA_PHY_CFG_CLK] = &sata_phy_cfg_clk.clkr,
3336 [SATA_A_CLK] = &sata_a_clk.clkr,
3337 [SFAB_SATA_S_H_CLK] = &sfab_sata_s_h_clk.clkr,
3338 [CE3_SRC] = &ce3_src.clkr,
3339 [CE3_CORE_CLK] = &ce3_core_clk.clkr,
3340 [CE3_H_CLK] = &ce3_h_clk.clkr,
3341 [DMA_BAM_H_CLK] = &dma_bam_h_clk.clkr,
3342 [GSBI1_H_CLK] = &gsbi1_h_clk.clkr,
3343 [GSBI2_H_CLK] = &gsbi2_h_clk.clkr,
3344 [GSBI3_H_CLK] = &gsbi3_h_clk.clkr,
3345 [GSBI4_H_CLK] = &gsbi4_h_clk.clkr,
3346 [GSBI5_H_CLK] = &gsbi5_h_clk.clkr,
3347 [GSBI6_H_CLK] = &gsbi6_h_clk.clkr,
3348 [GSBI7_H_CLK] = &gsbi7_h_clk.clkr,
3349 [TSIF_H_CLK] = &tsif_h_clk.clkr,
3350 [USB_FS1_H_CLK] = &usb_fs1_h_clk.clkr,
3351 [USB_HS1_H_CLK] = &usb_hs1_h_clk.clkr,
3352 [USB_HSIC_H_CLK] = &usb_hsic_h_clk.clkr,
3353 [USB_HS3_H_CLK] = &usb_hs3_h_clk.clkr,
3354 [USB_HS4_H_CLK] = &usb_hs4_h_clk.clkr,
3355 [SDC1_H_CLK] = &sdc1_h_clk.clkr,
3356 [SDC2_H_CLK] = &sdc2_h_clk.clkr,
3357 [SDC3_H_CLK] = &sdc3_h_clk.clkr,
3358 [SDC4_H_CLK] = &sdc4_h_clk.clkr,
3359 [ADM0_CLK] = &adm0_clk.clkr,
3360 [ADM0_PBUS_CLK] = &adm0_pbus_clk.clkr,
3361 [PCIE_A_CLK] = &pcie_a_clk.clkr,
3362 [PCIE_PHY_REF_CLK] = &pcie_phy_ref_clk.clkr,
3363 [PCIE_H_CLK] = &pcie_h_clk.clkr,
3364 [PMIC_ARB0_H_CLK] = &pmic_arb0_h_clk.clkr,
3365 [PMIC_ARB1_H_CLK] = &pmic_arb1_h_clk.clkr,
3366 [PMIC_SSBI2_CLK] = &pmic_ssbi2_clk.clkr,
3367 [RPM_MSG_RAM_H_CLK] = &rpm_msg_ram_h_clk.clkr,