Lines Matching refs:clkr
119 .clkr.hw.init = &(struct clk_init_data){
142 .clkr.hw.init = &(struct clk_init_data){
154 .clkr.hw.init = &(struct clk_init_data){
166 .clkr.hw.init = &(struct clk_init_data){
182 .clkr.hw.init = &(struct clk_init_data){
209 .clkr.hw.init = &(struct clk_init_data){
241 .clkr.hw.init = &(struct clk_init_data){
260 .clkr.hw.init = &(struct clk_init_data){
279 .clkr.hw.init = &(struct clk_init_data){
289 .clkr = {
306 .clkr = {
332 .clkr.hw.init = &(struct clk_init_data){
357 .clkr.hw.init = &(struct clk_init_data){
370 .clkr.hw.init = &(struct clk_init_data){
384 .clkr.hw.init = &(struct clk_init_data){
397 .clkr.hw.init = &(struct clk_init_data){
411 .clkr.hw.init = &(struct clk_init_data){
424 .clkr.hw.init = &(struct clk_init_data){
438 .clkr.hw.init = &(struct clk_init_data){
451 .clkr.hw.init = &(struct clk_init_data){
465 .clkr.hw.init = &(struct clk_init_data){
478 .clkr.hw.init = &(struct clk_init_data){
492 .clkr.hw.init = &(struct clk_init_data){
525 .clkr.hw.init = &(struct clk_init_data){
539 .clkr.hw.init = &(struct clk_init_data){
553 .clkr.hw.init = &(struct clk_init_data){
567 .clkr.hw.init = &(struct clk_init_data){
581 .clkr.hw.init = &(struct clk_init_data){
595 .clkr.hw.init = &(struct clk_init_data){
608 .clkr.hw.init = &(struct clk_init_data){
622 .clkr.hw.init = &(struct clk_init_data){
635 .clkr.hw.init = &(struct clk_init_data){
649 .clkr.hw.init = &(struct clk_init_data){
662 .clkr.hw.init = &(struct clk_init_data){
676 .clkr.hw.init = &(struct clk_init_data){
689 .clkr.hw.init = &(struct clk_init_data){
703 .clkr.hw.init = &(struct clk_init_data){
716 .clkr.hw.init = &(struct clk_init_data){
730 .clkr.hw.init = &(struct clk_init_data){
743 .clkr.hw.init = &(struct clk_init_data){
757 .clkr.hw.init = &(struct clk_init_data){
771 .clkr.hw.init = &(struct clk_init_data){
785 .clkr.hw.init = &(struct clk_init_data){
799 .clkr.hw.init = &(struct clk_init_data){
813 .clkr.hw.init = &(struct clk_init_data){
827 .clkr.hw.init = &(struct clk_init_data){
841 .clkr.hw.init = &(struct clk_init_data){
862 .clkr.hw.init = &(struct clk_init_data){
883 .clkr.hw.init = &(struct clk_init_data){
904 .clkr.hw.init = &(struct clk_init_data){
925 .clkr.hw.init = &(struct clk_init_data){
939 .clkr.hw.init = &(struct clk_init_data){
953 .clkr.hw.init = &(struct clk_init_data){
972 .clkr.hw.init = &(struct clk_init_data){
986 .clkr.hw.init = &(struct clk_init_data){
1005 .clkr.hw.init = &(struct clk_init_data){
1018 .clkr.hw.init = &(struct clk_init_data){
1036 .clkr.hw.init = &(struct clk_init_data){
1056 .clkr.hw.init = &(struct clk_init_data){
1076 .clkr.hw.init = &(struct clk_init_data){
1096 .clkr.hw.init = &(struct clk_init_data){
1114 .clkr.hw.init = &(struct clk_init_data){
1141 .clkr.hw.init = &(struct clk_init_data){
1155 .clkr.hw.init = &(struct clk_init_data){
1169 .clkr.hw.init = &(struct clk_init_data){
1183 .clkr.hw.init = &(struct clk_init_data){
1202 .clkr.hw.init = &(struct clk_init_data){
1220 .clkr.hw.init = &(struct clk_init_data){
1238 .clkr.hw.init = &(struct clk_init_data){
1256 .clkr.hw.init = &(struct clk_init_data){
1279 .clkr.hw.init = &(struct clk_init_data){
1301 .clkr.hw.init = &(struct clk_init_data){
1322 .clkr.hw.init = &(struct clk_init_data){
1332 .clkr = {
1357 .clkr.hw.init = &(struct clk_init_data){
1375 .clkr.hw.init = &(struct clk_init_data){
1386 .clkr = {
1403 .clkr = {
1419 .clkr = {
1436 .clkr = {
1453 .clkr = {
1470 .clkr = {
1487 .clkr = {
1504 .clkr = {
1521 .clkr = {
1538 .clkr = {
1555 .clkr = {
1572 .clkr = {
1589 .clkr = {
1606 .clkr = {
1623 .clkr = {
1640 .clkr = {
1657 .clkr = {
1674 .clkr = {
1691 .clkr = {
1708 .clkr = {
1726 .clkr = {
1742 .clkr = {
1759 .clkr = {
1776 .clkr = {
1793 .clkr = {
1810 .clkr = {
1827 .clkr = {
1844 .clkr = {
1861 .clkr = {
1878 .clkr = {
1895 .clkr = {
1912 .clkr = {
1929 .clkr = {
1946 .clkr = {
1963 .clkr = {
1980 .clkr = {
1997 .clkr = {
2014 .clkr = {
2031 .clkr = {
2049 .clkr = {
2066 .clkr = {
2083 .clkr = {
2100 .clkr = {
2118 .clkr = {
2135 .clkr = {
2152 .clkr = {
2170 .clkr = {
2187 .clkr = {
2204 .clkr = {
2221 .clkr = {
2238 .clkr = {
2255 .clkr = {
2272 .clkr = {
2288 .clkr = {
2305 .clkr = {
2322 .clkr = {
2339 .clkr = {
2356 .clkr = {
2373 .clkr = {
2390 .clkr = {
2407 .clkr = {
2424 .clkr = {
2441 .clkr = {
2458 .clkr = {
2475 .clkr = {
2491 .clkr = {
2509 .clkr = {
2525 .clkr = {
2542 .clkr = {
2559 .clkr = {
2576 .clkr = {
2593 .clkr = {
2610 .clkr = {
2627 .clkr = {
2643 .clkr = {
2660 .clkr = {
2676 .clkr = {
2692 .clkr = {
2708 .clkr = {
2725 .clkr = {
2741 .clkr = {
2758 .clkr = {
2774 .clkr = {
2791 .clkr = {
2808 .clkr = {
2825 .clkr = {
2842 .clkr = {
2858 .clkr = {
2875 .clkr = {
2892 .clkr = {
2909 .clkr = {
2926 .clkr = {
2943 .clkr = {
2960 .clkr = {
2977 .clkr = {
2994 .clkr = {
3011 .clkr = {
3028 .clkr = {
3044 .clkr = {
3060 .clkr = {
3077 .clkr = {
3094 .clkr = {
3111 .clkr = {
3127 .clkr = {
3143 .clkr = {
3160 .clkr = {
3177 .clkr = {
3193 .clkr = {
3210 .clkr = {
3227 .clkr = {
3243 .clkr = {
3291 [GPLL0] = &gpll0.clkr,
3293 [GPLL1] = &gpll1.clkr,
3295 [GPLL4] = &gpll4.clkr,
3297 [CONFIG_NOC_CLK_SRC] = &config_noc_clk_src.clkr,
3298 [PERIPH_NOC_CLK_SRC] = &periph_noc_clk_src.clkr,
3299 [SYSTEM_NOC_CLK_SRC] = &system_noc_clk_src.clkr,
3300 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
3301 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
3302 [USB30_SEC_MASTER_CLK_SRC] = &usb30_sec_master_clk_src.clkr,
3303 [USB_HSIC_AHB_CLK_SRC] = &usb_hsic_ahb_clk_src.clkr,
3304 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
3305 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
3306 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3307 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3308 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3309 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3310 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3311 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3312 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
3313 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
3314 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
3315 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
3316 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3317 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3318 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
3319 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
3320 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
3321 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
3322 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
3323 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
3324 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
3325 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
3326 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
3327 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
3328 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
3329 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
3330 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
3331 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
3332 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
3333 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
3334 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
3335 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
3336 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
3337 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
3338 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
3339 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
3340 [CE1_CLK_SRC] = &ce1_clk_src.clkr,
3341 [CE2_CLK_SRC] = &ce2_clk_src.clkr,
3342 [CE3_CLK_SRC] = &ce3_clk_src.clkr,
3343 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3344 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3345 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3346 [PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
3347 [PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
3348 [PCIE_1_AUX_CLK_SRC] = &pcie_1_aux_clk_src.clkr,
3349 [PCIE_1_PIPE_CLK_SRC] = &pcie_1_pipe_clk_src.clkr,
3350 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3351 [SATA_ASIC0_CLK_SRC] = &sata_asic0_clk_src.clkr,
3352 [SATA_PMALIVE_CLK_SRC] = &sata_pmalive_clk_src.clkr,
3353 [SATA_RX_CLK_SRC] = &sata_rx_clk_src.clkr,
3354 [SATA_RX_OOB_CLK_SRC] = &sata_rx_oob_clk_src.clkr,
3355 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3356 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3357 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
3358 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
3359 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
3360 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
3361 [USB30_SEC_MOCK_UTMI_CLK_SRC] = &usb30_sec_mock_utmi_clk_src.clkr,
3362 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
3363 [USB_HSIC_CLK_SRC] = &usb_hsic_clk_src.clkr,
3364 [USB_HSIC_IO_CAL_CLK_SRC] = &usb_hsic_io_cal_clk_src.clkr,
3365 [USB_HSIC_MOCK_UTMI_CLK_SRC] = &usb_hsic_mock_utmi_clk_src.clkr,
3366 [USB_HSIC_SYSTEM_CLK_SRC] = &usb_hsic_system_clk_src.clkr,
3367 [GCC_BAM_DMA_AHB_CLK] = &gcc_bam_dma_ahb_clk.clkr,
3368 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3369 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
3370 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
3371 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3372 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3373 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3374 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3375 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3376 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3377 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
3378 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
3379 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
3380 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
3381 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3382 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3383 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
3384 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
3385 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
3386 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
3387 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
3388 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
3389 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
3390 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
3391 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
3392 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
3393 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
3394 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
3395 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
3396 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
3397 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
3398 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
3399 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
3400 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
3401 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
3402 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
3403 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
3404 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
3405 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
3406 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3407 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
3408 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
3409 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
3410 [GCC_CE2_AHB_CLK] = &gcc_ce2_ahb_clk.clkr,
3411 [GCC_CE2_AXI_CLK] = &gcc_ce2_axi_clk.clkr,
3412 [GCC_CE2_CLK] = &gcc_ce2_clk.clkr,
3413 [GCC_CE3_AHB_CLK] = &gcc_ce3_ahb_clk.clkr,
3414 [GCC_CE3_AXI_CLK] = &gcc_ce3_axi_clk.clkr,
3415 [GCC_CE3_CLK] = &gcc_ce3_clk.clkr,
3416 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3417 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3418 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3419 [GCC_OCMEM_NOC_CFG_AHB_CLK] = &gcc_ocmem_noc_cfg_ahb_clk.clkr,
3420 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3421 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3422 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3423 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3424 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3425 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3426 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3427 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3428 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3429 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3430 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3431 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3432 [GCC_PERIPH_NOC_USB_HSIC_AHB_CLK] = &gcc_periph_noc_usb_hsic_ahb_clk.clkr,
3433 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3434 [GCC_SATA_ASIC0_CLK] = &gcc_sata_asic0_clk.clkr,
3435 [GCC_SATA_AXI_CLK] = &gcc_sata_axi_clk.clkr,
3436 [GCC_SATA_CFG_AHB_CLK] = &gcc_sata_cfg_ahb_clk.clkr,
3437 [GCC_SATA_PMALIVE_CLK] = &gcc_sata_pmalive_clk.clkr,
3438 [GCC_SATA_RX_CLK] = &gcc_sata_rx_clk.clkr,
3439 [GCC_SATA_RX_OOB_CLK] = &gcc_sata_rx_oob_clk.clkr,
3440 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3441 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3442 [GCC_SDCC1_CDCCAL_FF_CLK] = &gcc_sdcc1_cdccal_ff_clk.clkr,
3443 [GCC_SDCC1_CDCCAL_SLEEP_CLK] = &gcc_sdcc1_cdccal_sleep_clk.clkr,
3444 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3445 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3446 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
3447 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
3448 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3449 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3450 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
3451 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
3452 [GCC_SYS_NOC_USB3_SEC_AXI_CLK] = &gcc_sys_noc_usb3_sec_axi_clk.clkr,
3453 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3454 [GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
3455 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3456 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
3457 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
3458 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
3459 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
3460 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
3461 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
3462 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
3463 [GCC_UFS_TX_SYMBOL_1_CLK] = &gcc_ufs_tx_symbol_1_clk.clkr,
3464 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
3465 [GCC_USB2B_PHY_SLEEP_CLK] = &gcc_usb2b_phy_sleep_clk.clkr,
3466 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
3467 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
3468 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
3469 [GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
3470 [GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
3471 [GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
3472 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
3473 [GCC_USB_HS_INACTIVITY_TIMERS_CLK] = &gcc_usb_hs_inactivity_timers_clk.clkr,
3474 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
3475 [GCC_USB_HSIC_AHB_CLK] = &gcc_usb_hsic_ahb_clk.clkr,
3476 [GCC_USB_HSIC_CLK] = &gcc_usb_hsic_clk.clkr,
3477 [GCC_USB_HSIC_IO_CAL_CLK] = &gcc_usb_hsic_io_cal_clk.clkr,
3478 [GCC_USB_HSIC_IO_CAL_SLEEP_CLK] = &gcc_usb_hsic_io_cal_sleep_clk.clkr,
3479 [GCC_USB_HSIC_MOCK_UTMI_CLK] = &gcc_usb_hsic_mock_utmi_clk.clkr,
3480 [GCC_USB_HSIC_SYSTEM_CLK] = &gcc_usb_hsic_system_clk.clkr,