Lines Matching refs:r1
29 lgr %r1,%r15
31 stg %r1,__SF_BACKCHAIN(%r15)
46 lghi %r1,0x1000
52 mvc 0x318(4,%r1),__SF_EMPTY(%r15) /* move prefix to lowcore */
53 stam %a0,%a15,0x340(%r1) /* store access registers */
54 stctg %c0,%c15,0x380(%r1) /* store control registers */
55 stmg %r0,%r15,0x280(%r1) /* store general registers */
57 stpt 0x328(%r1) /* store timer */
59 stckc 0x330(%r1) /* store clock comparator */
63 slg %r0,0x328(%r1)
66 mvc __LC_LAST_UPDATE_TIMER(8),0x328(%r1)
101 lghi %r1,0x1000
102 spx 0x318(%r1)
114 lgr %r1,%r15
116 stg %r1,__SF_BACKCHAIN(%r15)
130 larl %r1,restore_pblist
131 lg %r1,0(%r1)
132 ltgr %r1,%r1
135 lg %r2,8(%r1)
136 lg %r4,0(%r1)
143 lg %r2,8(%r1)
145 lg %r1,16(%r1)
146 ltgr %r1,%r1
152 larl %r1,restart_entry
154 og %r1,0(%r2)
155 stg %r1,0(%r0)
156 larl %r1,.Lnew_pgm_check_psw
158 stm %r2,%r3,0(%r1)
159 mvc __LC_PGM_NEW_PSW(16,%r0),0(%r1)
163 lhi %r1,1
164 sigp %r1,%r0,SIGP_SET_ARCHITECTURE
167 larl %r1,smp_cpu_mt_shift
168 icm %r1,15,0(%r1)
170 llgfr %r1,%r1
172 sigp %r1,%r0,SIGP_SET_MULTI_THREADING
177 larl %r1,.Lnew_pgm_check_psw
178 lpswe 0(%r1)
182 larl %r1,.Lresume_cpu /* Resume CPU address: r2 */
183 stap 0(%r1)
184 llgh %r2,0(%r1)
185 llgh %r1,__LC_EXT_CPU_ADDR(%r0) /* Suspend CPU address: r1 */
186 cgr %r1,%r2
191 sigp %r9,%r1,SIGP_INITIAL_CPU_RESET /* sigp initial cpu reset */
200 lghi %r1,0
202 sigp %r1,%r0,SIGP_SET_ARCHITECTURE
208 sigp %r9,%r1,SIGP_RESTART /* sigp restart to suspend CPU */
216 larl %r1,.Lresume_cpu
217 llgh %r2,0(%r1)
230 llgf %r1,0x318(%r13)
231 stck __LC_LAST_UPDATE_CLOCK(%r1)