Lines Matching refs:r0

49 	mfspr	r0,SPRN_DSRR0
50 	stw	r0,_DSRR0(r11)
51 	mfspr	r0,SPRN_DSRR1
52 	stw	r0,_DSRR1(r11)
57 	mfspr	r0,SPRN_CSRR0
58 	stw	r0,_CSRR0(r11)
59 	mfspr	r0,SPRN_CSRR1
60 	stw	r0,_CSRR1(r11)
66 	mfspr	r0,SPRN_MAS0
67 	stw	r0,MAS0(r11)
68 	mfspr	r0,SPRN_MAS1
69 	stw	r0,MAS1(r11)
70 	mfspr	r0,SPRN_MAS2
71 	stw	r0,MAS2(r11)
72 	mfspr	r0,SPRN_MAS3
73 	stw	r0,MAS3(r11)
74 	mfspr	r0,SPRN_MAS6
75 	stw	r0,MAS6(r11)
77 	mfspr	r0,SPRN_MAS7
78 	stw	r0,MAS7(r11)
82 	mfspr	r0,SPRN_MMUCR
83 	stw	r0,MMUCR(r11)
85 	mfspr	r0,SPRN_SRR0
86 	stw	r0,_SRR0(r11)
87 	mfspr	r0,SPRN_SRR1
88 	stw	r0,_SRR1(r11)
95 	lwz	r0,KSP_LIMIT(r8)
96 	stw	r0,SAVED_KSP_LIMIT(r11)
97 	rlwimi	r0,r1,0,0,(31-THREAD_SHIFT)
98 	stw	r0,KSP_LIMIT(r8)
105 	lwz	r0,crit_r10@l(0)
106 	stw	r0,GPR10(r11)
107 	lwz	r0,crit_r11@l(0)
108 	stw	r0,GPR11(r11)
109 	mfspr	r0,SPRN_SRR0
110 	stw	r0,crit_srr0@l(0)
111 	mfspr	r0,SPRN_SRR1
112 	stw	r0,crit_srr1@l(0)
119 	lwz	r0,KSP_LIMIT(r8)
120 	stw	r0,saved_ksp_limit@l(0)
121 	rlwimi	r0,r1,0,0,(31-THREAD_SHIFT)
122 	stw	r0,KSP_LIMIT(r8)
242 	lwz	r0,GPR0(r1)
322 	lwz	r0,GPR0(r1)
338 	cmplwi	0,r0,NR_syscalls
341 	slwi	r0,r0,2
343 	lwzx	r10,r10,r0	/* Fetch system call handler [ptr] */
359 	andi.	r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP|_TIF_USER_WORK_MASK|_TIF_PERSYSCALL_MASK)
384 	lwz	r0,THREAD+THREAD_DBCR0(r2)
385 	andis.	r10,r0,DBCR0_IDM@h
400 	stwcx.	r0,0,r1			/* to clear the reservation */
406 	FIX_SRR1(r8, r0)
415 	iccci	r0,r0
444 	li	r0,0xc00
445 	stw	r0,_TRAP(r1)
453 	mr	r0,r3
462 	cmplwi	r0,NR_syscalls
468 	andi.	r0,r9,_TIF_RESTOREALL
474 	andi.	r0,r9,_TIF_NOERROR
483 2:	andi.	r0,r9,(_TIF_PERSYSCALL_MASK)
500 	andi.	r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP)
530 	lwz	r0,_TRAP(r1)
531 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
532 	stw	r0,_TRAP(r1)		/* register set saved */
538 	lwz	r0,_TRAP(r1)
539 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
540 	stw	r0,_TRAP(r1)		/* register set saved */
546 	lwz	r0,_TRAP(r1)
547 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
548 	stw	r0,_TRAP(r1)		/* register set saved */
554 	lwz	r0,_TRAP(r1)
555 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
556 	stw	r0,_TRAP(r1)		/* register set saved */
573 	lwz	r0,_TRAP(r1)
574 	clrrwi	r0,r0,1
575 	stw	r0,_TRAP(r1)
604 	mflr	r0
605 	stw	r0,INT_FRAME_SIZE+4(r1)
608 	stw	r0,_NIP(r1)	/* Return to switch caller */
610 	li	r0,MSR_FP	/* Disable floating-point */
613 	oris	r0,r0,MSR_VEC@h	/* Disable altivec */
620 	oris	r0,r0,MSR_SPE@h	 /* Disable SPE */
625 	and.	r0,r0,r11	/* FP or altivec or SPE enabled? */
627 	andc	r11,r11,r0
643 	tophys(r0,r4)
644 	CLR_TOP32(r0)
645 	mtspr	SPRN_SPRG_THREAD,r0	/* Update current THREAD phys addr */
654 	lwz	r0,THREAD+THREAD_VRSAVE(r2)
655 	mtspr	SPRN_VRSAVE,r0		/* if G4, restore VRSAVE reg */
660 	lwz	r0,THREAD+THREAD_SPEFSCR(r2)
661 	mtspr	SPRN_SPEFSCR,r0		/* restore SPEFSCR reg */
665 	lwz	r0,_CCR(r1)
666 	mtcrf	0xFF,r0
754 	andi.	r0,r3,MSR_PR
761 	andi.	r0,r9,_TIF_USER_WORK_MASK
768 	lwz	r0,THREAD+THREAD_DBCR0(r2)
769 	andis.	r10,r0,DBCR0_IDM@h
780 	andis.	r0,r8,_TIF_EMULATE_STACK_STORE@h
794 2:	lwzx	r0,r6,r4
795 	stwx	r0,r6,r3
817 	lwz	r0,TI_PREEMPT(r9)
818 	cmpwi	0,r0,0		/* if non-zero, just restore regs and return */
823 	andi.	r0,r3,MSR_EE	/* interrupts off? */
835 	andi.	r0,r3,_TIF_NEED_RESCHED
856 	iccci	r0,r0
883 	mflr	r0
884 	stw	r0,4(r1)
893 	lwz	r0,GPR0(r1)
907 	stwcx.	r0,0,r1			/* to clear the reservation */
1002 	lwz	r0,GPR0(r1);						\
1011 	stwcx.	r0,0,r1;		/* to clear the reservation */	\
1141 	mtspr	SPRN_DBCR0,r0
1157 	andi.	r0,r9,_TIF_NEED_RESCHED
1178 	andi.	r0,r9,_TIF_NEED_RESCHED
1180 	andi.	r0,r9,_TIF_USER_WORK_MASK
1188 	andi.	r0,r3,1
1225 	andi.	r0,r3,1
1253 	mflr	r0
1254 	stw	r0,INT_FRAME_SIZE+4(r1)
1264 	LOAD_MSR_KERNEL(r0,MSR_KERNEL)
1266 	MTMSRD(r0)		/* don't get trashed */
1276 	FIX_SRR1(r9,r0)
1278 	li	r0,0
1279 	mtspr	SPRN_SPRG_RTAS,r0
1302 	mflr	r0
1303 	mtctr	r0
1304 	lwz	r0, 4(r1)
1305 	mtlr	r0