Lines Matching refs:u64
135 u64 class_0_pending;
136 u64 class_0_dar;
137 u64 class_1_dar;
138 u64 class_1_dsisr;
158 u64 spe_id;
169 u64 shadow_int_mask_RW[3];
233 u64 nr_ret;
234 u64 parm[6];
320 u64 all64;
324 u64 mfc_cq_data0_RW;
325 u64 mfc_cq_data1_RW;
326 u64 mfc_cq_data2_RW;
327 u64 mfc_cq_data3_RW;
332 u64 spc_mssync_RW; /* 0x0000 */
338 u64 mfc_ea_W; /* 0x3008 */
398 u64 slb_index_W; /* 0x1108 */
400 u64 slb_esid_RW; /* 0x1110 */
401 u64 slb_vsid_RW; /* 0x1118 */
414 u64 slb_invalidate_entry_W; /* 0x1120 */
415 u64 slb_invalidate_all_W; /* 0x1128 */
424 u64 mfc_control_RW; /* 0x3000 */
451 u64 puint_mb_R; /* 0x4000 */
455 u64 spu_privcntl_RW; /* 0x4040 */
465 u64 spu_lslr_RW; /* 0x4058 */
466 u64 spu_chnlcntptr_RW; /* 0x4060 */
467 u64 spu_chnlcnt_RW; /* 0x4068 */
468 u64 spu_chnldata_RW; /* 0x4070 */
469 u64 spu_cfg_RW; /* 0x4078 */
473 u64 spu_pm_trace_tag_status_RW; /* 0x5000 */
474 u64 spu_tag_status_query_RW; /* 0x5008 */
477 u64 spu_cmd_buf1_RW; /* 0x5010 */
480 u64 spu_cmd_buf2_RW; /* 0x5018 */
484 u64 spu_atomic_status_RW; /* 0x5020 */
490 u64 mfc_sr1_RW; /* 0x000 */
498 u64 mfc_lpid_RW; /* 0x008 */
499 u64 spu_idr_RW; /* 0x010 */
500 u64 mfc_vr_RO; /* 0x018 */
505 u64 spu_vr_RO; /* 0x020 */
513 u64 int_mask_RW[3]; /* 0x100 */
528 u64 int_stat_RW[3]; /* 0x140 */
545 u64 int_route_RW; /* 0x180 */
551 u64 mfc_atomic_flush_RW; /* 0x200 */
554 u64 resource_allocation_groupID_RW; /* 0x280 */
555 u64 resource_allocation_enable_RW; /* 0x288 */
560 u64 smf_sbi_signal_sel; /* 0x3c8 */
568 u64 smf_ato_signal_sel; /* 0x3d0 */
577 u64 mfc_sdr_RW; /* 0x400 */
579 u64 tlb_index_hint_RO; /* 0x500 */
580 u64 tlb_index_W; /* 0x508 */
581 u64 tlb_vpn_RW; /* 0x510 */
582 u64 tlb_rpn_RW; /* 0x518 */
584 u64 tlb_invalidate_entry_W; /* 0x540 */
585 u64 tlb_invalidate_all_W; /* 0x548 */
589 u64 smm_hid; /* 0x580 */
595 u64 mfc_accr_RW; /* 0x600 */
601 u64 mfc_dsisr_RW; /* 0x610 */
611 u64 mfc_dar_RW; /* 0x620 */
615 u64 rmt_index_RW; /* 0x700 */
617 u64 rmt_data1_RW; /* 0x710 */
621 u64 mfc_dsir_R; /* 0x800 */
624 u64 mfc_lsacr_RW; /* 0x808 */
627 u64 mfc_lscrr_R; /* 0x810 */
633 u64 mfc_tclass_id_RW; /* 0x820 */
647 u64 mfc_rm_boundary; /* 0x900 */
649 u64 smf_dma_signal_sel; /* 0x938 */
659 u64 smm_signal_sel; /* 0xa38 */
668 u64 mfc_cer_R; /* 0xc00 */
675 u64 spu_ecc_cntl_RW; /* 0x1000 */
693 u64 spu_ecc_stat_RW; /* 0x1008 */
702 u64 spu_ecc_addr_RW; /* 0x1010 */
703 u64 spu_err_mask_RW; /* 0x1018 */
709 u64 spu_trig0_sel; /* 0x1028 */
710 u64 spu_trig1_sel; /* 0x1030 */
711 u64 spu_trig2_sel; /* 0x1038 */
712 u64 spu_trig3_sel; /* 0x1040 */
713 u64 spu_trace_sel; /* 0x1048 */
717 u64 spu_event0_sel; /* 0x1050 */
718 u64 spu_event1_sel; /* 0x1058 */
719 u64 spu_event2_sel; /* 0x1060 */
720 u64 spu_event3_sel; /* 0x1068 */
721 u64 spu_trace_cntl; /* 0x1070 */