Lines Matching refs:u8
29 u8 res0[0x04];
31 u8 res1[0x70];
47 u8 res0[0x4];
50 u8 res1[0x4];
52 u8 res2[0x20];
54 u8 res3[0x1C];
62 u8 res0[0xA];
64 u8 res1[0x2];
69 u8 res2[0x8];
73 u8 res3[0x2];
74 u8 res4[0x24];
76 u8 res5[0x2];
78 u8 res6[0x2];
80 u8 res7[0x2];
82 u8 res8[0x2];
84 u8 res9[0x2];
86 u8 res10[0x2];
88 u8 res11[0x2];
90 u8 res12[0x3A];
92 u8 res13[0x244];
103 u8 res0[0x1C];
108 u8 gtcfr1; /* Timer 1 and Timer 2 global config register*/
109 u8 res0[0x3];
110 u8 gtcfr2; /* Timer 3 and timer 4 global config register*/
111 u8 res1[0xB];
133 u8 res2[0x46];
139 u8 res0[0x40];
144 u8 res0[0x20];
146 u8 res1[0x2];
147 u8 spie; /* SPI event register */
148 u8 res2[0x1];
149 u8 res3[0x2];
150 u8 spim; /* SPI mask register */
151 u8 res4[0x1];
152 u8 res5[0x1];
153 u8 spcom; /* SPI command register */
154 u8 res6[0x2];
157 u8 res7[0x8];
166 u8 siglmr1_h; /* SI1 global mode register high */
167 u8 res0[0x1];
168 u8 sicmdr1_h; /* SI1 command register high */
169 u8 res2[0x1];
170 u8 sistr1_h; /* SI1 status register high */
171 u8 res3[0x1];
173 u8 sitarc1; /* SI1 RAM counter Tx TDMA */
174 u8 sitbrc1; /* SI1 RAM counter Tx TDMB */
175 u8 sitcrc1; /* SI1 RAM counter Tx TDMC */
176 u8 sitdrc1; /* SI1 RAM counter Tx TDMD */
177 u8 sirarc1; /* SI1 RAM counter Rx TDMA */
178 u8 sirbrc1; /* SI1 RAM counter Rx TDMB */
179 u8 sircrc1; /* SI1 RAM counter Rx TDMC */
180 u8 sirdrc1; /* SI1 RAM counter Rx TDMD */
181 u8 res4[0x8];
186 u8 siglmg1_l; /* SI1 global mode register low 8 bits */
187 u8 res5[0x1];
188 u8 sicmdr1_l; /* SI1 command register low 8 bits */
189 u8 res6[0x1];
190 u8 sistr1_l; /* SI1 status register low 8 bits */
191 u8 res7[0x1];
193 u8 siterc1; /* SI1 RAM counter Tx TDME 8 bits */
194 u8 sitfrc1; /* SI1 RAM counter Tx TDMF 8 bits */
195 u8 sitgrc1; /* SI1 RAM counter Tx TDMG 8 bits */
196 u8 sithrc1; /* SI1 RAM counter Tx TDMH 8 bits */
197 u8 sirerc1; /* SI1 RAM counter Rx TDME 8 bits */
198 u8 sirfrc1; /* SI1 RAM counter Rx TDMF 8 bits */
199 u8 sirgrc1; /* SI1 RAM counter Rx TDMG 8 bits */
200 u8 sirhrc1; /* SI1 RAM counter Rx TDMH 8 bits */
201 u8 res8[0x8];
203 u8 siedm1; /* SI1 extended diagnostic mode register */
204 u8 res9[0xBB];
209 u8 tx[0x400];
210 u8 rx[0x400];
211 u8 res0[0x800];
216 u8 usb_usmod;
217 u8 usb_usadr;
218 u8 usb_uscom;
219 u8 res1[1];
221 u8 res2[4];
223 u8 res3[2];
225 u8 res4[1];
226 u8 usb_usbs;
228 u8 res5[2];
230 u8 res6[0x22];
239 u8 res0[0xF0];
247 u8 res0[0x2];
251 u8 res1[0x2];
253 u8 res2[0x1];
254 u8 uccs; /* UCCx status register */
255 u8 res3[0x24];
257 u8 res4[0x52];
258 u8 guemr; /* UCC general extended mode register */
266 u8 res0[0x2];
268 u8 res1[0x2];
271 u8 uccs; /* UCCx status register */
272 u8 res2[0x7];
275 u8 res3[0x2];
281 u8 res4[0x2];
283 u8 res5[0x2];
285 u8 res6[0x2];
287 u8 res7[0x2];
289 u8 res8[0x4C];
290 u8 guemr; /* UCC general extended mode register */
297 u8 res[0x200]; /* UCC blocks are 512 bytes each */
312 u8 res0[0xC];
333 u8 res1[0x8];
354 u8 res2[0x150];
369 u8 res0[0x10];
372 u8 res1[0x4];
374 u8 res2[0x38];
384 u8 res0[0x8];
387 u8 res1[0x8];
391 u8 res2[0x48];
400 u8 res0[64];
404 u8 res1[4];
414 u8 res2[12];
422 u8 res3[4];
426 u8 res4[0x100-0xf8];
440 u8 res11[0x800];
446 u8 res12[0x600];
452 u8 res13[0x600];
460 u8 res14[0x300]; /* 0x104300 - 0x1045FF */
461 u8 res15[0x3A00]; /* 0x104600 - 0x107FFF */
462 u8 res16[0x8000]; /* 0x108000 - 0x110000 */
463 u8 muram[0xC000]; /* 0x110000 - 0x11C000
465 u8 res17[0x24000]; /* 0x11C000 - 0x140000 */
466 u8 res18[0xC0000]; /* 0x140000 - 0x200000 */