180 		cvmx_write_csr(CVMX_PESCX_CFG_RD(pcie_port), pescx_cfg_rd.u64);  in cvmx_pcie_cfgx_read()
187 		cvmx_write_csr(CVMX_PEMX_CFG_RD(pcie_port), pemx_cfg_rd.u64);  in cvmx_pcie_cfgx_read()
209 		cvmx_write_csr(CVMX_PESCX_CFG_WR(pcie_port), pescx_cfg_wr.u64);  in cvmx_pcie_cfgx_write()
215 		cvmx_write_csr(CVMX_PEMX_CFG_WR(pcie_port), pemx_cfg_wr.u64);  in cvmx_pcie_cfgx_write()
448 		cvmx_write_csr(CVMX_PEXP_NPEI_CTL_STATUS2, npei_ctl_status2.u64);  in __cvmx_pcie_rc_initialize_config_space()
463 		cvmx_write_csr(CVMX_DPI_SLI_PRTX_CFG(pcie_port), prt_cfg.u64);  in __cvmx_pcie_rc_initialize_config_space()
467 		cvmx_write_csr(CVMX_PEXP_SLI_S2M_PORTX_CTL(pcie_port), sli_s2m_portx_ctl.u64);  in __cvmx_pcie_rc_initialize_config_space()
620 		cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64);  in __cvmx_pcie_rc_initialize_link_gen1()
626 	cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64);  in __cvmx_pcie_rc_initialize_link_gen1()
647 	cvmx_write_csr(CVMX_PEXP_NPEI_INT_SUM, cvmx_read_csr(CVMX_PEXP_NPEI_INT_SUM));  in __cvmx_pcie_rc_initialize_link_gen1()
747 	cvmx_write_csr(CVMX_PEXP_NPEI_CTL_STATUS, npei_ctl_status.u64);  in __cvmx_pcie_rc_initialize_gen1()
769 				cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
772 				cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
778 			cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
781 			cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
802 				cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
804 				cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
811 			cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
815 			cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen1()
834 		cvmx_write_csr(CVMX_PESCX_CTL_STATUS2(pcie_port), pescx_ctl_status2.u64);  in __cvmx_pcie_rc_initialize_gen1()
888 	cvmx_write_csr(CVMX_PEXP_NPEI_MEM_ACCESS_CTL, npei_mem_access_ctl.u64);  in __cvmx_pcie_rc_initialize_gen1()
907 		cvmx_write_csr(CVMX_PEXP_NPEI_MEM_ACCESS_SUBIDX(i), mem_access_subid.u64);  in __cvmx_pcie_rc_initialize_gen1()
917 		cvmx_write_csr(CVMX_PESCX_P2P_BARX_START(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen1()
918 		cvmx_write_csr(CVMX_PESCX_P2P_BARX_END(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen1()
922 	cvmx_write_csr(CVMX_PESCX_P2N_BAR0_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen1()
925 	cvmx_write_csr(CVMX_PESCX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE);  in __cvmx_pcie_rc_initialize_gen1()
955 	cvmx_write_csr(CVMX_PESCX_P2N_BAR2_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen1()
976 		cvmx_write_csr(CVMX_PEXP_NPEI_CTL_PORT1, npei_ctl_port.u64);  in __cvmx_pcie_rc_initialize_gen1()
987 		cvmx_write_csr(CVMX_PEXP_NPEI_CTL_PORT0, npei_ctl_port.u64);  in __cvmx_pcie_rc_initialize_gen1()
1031 		cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd7fc : 0xcffc);  in __cvmx_pcie_rc_initialize_gen1()
1046 		cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd00f : 0xc80f);  in __cvmx_pcie_rc_initialize_gen1()
1101 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pem_ctl_status.u64);  in __cvmx_pcie_rc_initialize_link_gen2()
1247 			cvmx_write_csr(CVMX_CIU_QLM1, ciu_qlm.u64);  in __cvmx_pcie_rc_initialize_gen2()
1254 			cvmx_write_csr(CVMX_CIU_QLM0, ciu_qlm.u64);  in __cvmx_pcie_rc_initialize_gen2()
1271 			cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1273 			cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1280 		cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1284 		cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64);  in __cvmx_pcie_rc_initialize_gen2()
1340 	cvmx_write_csr(CVMX_PEXP_SLI_MEM_ACCESS_CTL, sli_mem_access_ctl.u64);  in __cvmx_pcie_rc_initialize_gen2()
1361 		cvmx_write_csr(CVMX_PEXP_SLI_MEM_ACCESS_SUBIDX(i), mem_access_subid.u64);  in __cvmx_pcie_rc_initialize_gen2()
1372 		cvmx_write_csr(CVMX_PEMX_P2P_BARX_START(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen2()
1373 		cvmx_write_csr(CVMX_PEMX_P2P_BARX_END(i, pcie_port), -1);  in __cvmx_pcie_rc_initialize_gen2()
1377 	cvmx_write_csr(CVMX_PEMX_P2N_BAR0_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen2()
1385 	cvmx_write_csr(CVMX_PEMX_P2N_BAR2_START(pcie_port), 0);  in __cvmx_pcie_rc_initialize_gen2()
1399 	cvmx_write_csr(CVMX_PEMX_BAR_CTL(pcie_port), pemx_bar_ctl.u64);  in __cvmx_pcie_rc_initialize_gen2()
1405 	cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(pcie_port), sli_ctl_portx.u64);  in __cvmx_pcie_rc_initialize_gen2()
1408 	cvmx_write_csr(CVMX_PEMX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE);  in __cvmx_pcie_rc_initialize_gen2()
1417 		cvmx_write_csr(CVMX_PEMX_BAR1_INDEXX(i, pcie_port), bar1_index.u64);  in __cvmx_pcie_rc_initialize_gen2()
1428 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pemx_ctl_status.u64);  in __cvmx_pcie_rc_initialize_gen2()
1511 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(1), pemx_ctl.u64);  in set_cfg_read_retry()
1523 	cvmx_write_csr(CVMX_PEMX_CTL_STATUS(1), pemx_ctl.u64);  in disable_cfg_read_retry()
2076 			cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(port), sli_ctl_portx.u64);  in octeon_pcie_setup()
2083 			cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(!port), sli_ctl_portx.u64);  in octeon_pcie_setup()