58 	u64 mmr_base;  in tioce_mmr_war_pre()
59 	u64 mmr_offset;  in tioce_mmr_war_pre()
68 		u64 mmr_war_offset;  in tioce_mmr_war_pre()
84 	u64 mmr_base;  in tioce_mmr_war_post()
85 	u64 mmr_offset;  in tioce_mmr_war_post()
123 	u64 tmp; \
131 	u64 tmp; \
184 #define KB(x)	((u64)(x) << 10)
185 #define MB(x)	((u64)(x) << 20)
186 #define GB(x)	((u64)(x) << 30)
203 static u64
206 	u64 bus_addr;  in tioce_dma_d64()
265 static u64
267 		u64 ct_addr, int len, int dma_flags)  in tioce_alloc_map()
275 	u64 pagesize;  in tioce_alloc_map()
277 	u64 *ate_shadow;  in tioce_alloc_map()
278 	u64 __iomem *ate_reg;  in tioce_alloc_map()
279 	u64 addr;  in tioce_alloc_map()
281 	u64 bus_base;  in tioce_alloc_map()
356 		u64 ate;  in tioce_alloc_map()
384 static u64
385 tioce_dma_d32(struct pci_dev *pdev, u64 ct_addr, int dma_flags)  in tioce_dma_d32()
391 	u64 ct_upper;  in tioce_dma_d32()
392 	u64 ct_lower;  in tioce_dma_d32()
404 		u64 tmp;  in tioce_dma_d32()
431 static u64
432 tioce_dma_barrier(u64 bus_addr, int on)  in tioce_dma_barrier()
434 	u64 barrier_bit;  in tioce_dma_barrier()
488 			u64 last;  in tioce_dma_unmap()
522 static u64
523 tioce_do_dma_map(struct pci_dev *pdev, u64 paddr, size_t byte_count,  in tioce_do_dma_map()
527 	u64 ct_addr;  in tioce_do_dma_map()
528 	u64 mapaddr = 0;  in tioce_do_dma_map()
532 	u64 dma_mask;  in tioce_do_dma_map()
565 		u64 last;  in tioce_do_dma_map()
645 static u64
660 static u64
682 	SAL_CALL_NOLOCK(ret_stuff, (u64) SN_SAL_IOIF_ERROR_INTERRUPT,  in tioce_error_intr_handler()
702 tioce_reserve_m32(struct tioce_kernel *ce_kern, u64 base, u64 limit)  in tioce_reserve_m32()
719 		u64 ate;  in tioce_reserve_m32()
752 	tioce_common->ce_kernel_private = (u64) tioce_kern;  in tioce_kern_init()
801 		u64 base, limit;  in tioce_kern_init()
807 		base = (u64)tmp << 16;  in tioce_kern_init()
811 		limit = (u64)tmp << 16;  in tioce_kern_init()
825 		base = ((u64)tmp & PCI_PREF_RANGE_MASK) << 16;  in tioce_kern_init()
829 		base |= (u64)tmp << 32;  in tioce_kern_init()
834 		limit = ((u64)tmp & PCI_PREF_RANGE_MASK) << 16;  in tioce_kern_init()
839 		limit |= (u64)tmp << 32;  in tioce_kern_init()
864 	u64 force_int_val;  in tioce_force_interrupt()
885 		u64 int_bit_mask = (1ULL << sn_irq_info->irq_int_bit);  in tioce_force_interrupt()
886 		u64 status;  in tioce_force_interrupt()
890 			u64 force_irq = (1 << 8) | sn_irq_info->irq_irq;  in tioce_force_interrupt()
891 			u64 ctalk = sn_irq_info->irq_xtalkaddr;  in tioce_force_interrupt()
892 			u64 nasid, offset;  in tioce_force_interrupt()
960 	u64 vector;  in tioce_target_interrupt()
973 	vector = (u64)sn_irq_info->irq_irq << INTR_VECTOR_SHFT;  in tioce_target_interrupt()