Lines Matching refs:base

55 u32 orion_pcie_dev_id(void __iomem *base)  in orion_pcie_dev_id()  argument
57 return readl(base + PCIE_DEV_ID_OFF) >> 16; in orion_pcie_dev_id()
60 u32 orion_pcie_rev(void __iomem *base) in orion_pcie_rev() argument
62 return readl(base + PCIE_DEV_REV_OFF) & 0xff; in orion_pcie_rev()
65 int orion_pcie_link_up(void __iomem *base) in orion_pcie_link_up() argument
67 return !(readl(base + PCIE_STAT_OFF) & PCIE_STAT_LINK_DOWN); in orion_pcie_link_up()
70 int __init orion_pcie_x4_mode(void __iomem *base) in orion_pcie_x4_mode() argument
72 return !(readl(base + PCIE_CTRL_OFF) & PCIE_CTRL_X1_MODE); in orion_pcie_x4_mode()
75 int orion_pcie_get_local_bus_nr(void __iomem *base) in orion_pcie_get_local_bus_nr() argument
77 u32 stat = readl(base + PCIE_STAT_OFF); in orion_pcie_get_local_bus_nr()
82 void __init orion_pcie_set_local_bus_nr(void __iomem *base, int nr) in orion_pcie_set_local_bus_nr() argument
86 stat = readl(base + PCIE_STAT_OFF); in orion_pcie_set_local_bus_nr()
89 writel(stat, base + PCIE_STAT_OFF); in orion_pcie_set_local_bus_nr()
92 void __init orion_pcie_reset(void __iomem *base) in orion_pcie_reset() argument
103 reg = readl(base + PCIE_DEBUG_CTRL); in orion_pcie_reset()
105 writel(reg, base + PCIE_DEBUG_CTRL); in orion_pcie_reset()
110 if (orion_pcie_link_up(base)) in orion_pcie_reset()
115 writel(reg, base + PCIE_DEBUG_CTRL); in orion_pcie_reset()
123 static void __init orion_pcie_setup_wins(void __iomem *base) in orion_pcie_setup_wins() argument
135 writel(0, base + PCIE_BAR_CTRL_OFF(i)); in orion_pcie_setup_wins()
136 writel(0, base + PCIE_BAR_LO_OFF(i)); in orion_pcie_setup_wins()
137 writel(0, base + PCIE_BAR_HI_OFF(i)); in orion_pcie_setup_wins()
141 writel(0, base + PCIE_WIN04_CTRL_OFF(i)); in orion_pcie_setup_wins()
142 writel(0, base + PCIE_WIN04_BASE_OFF(i)); in orion_pcie_setup_wins()
143 writel(0, base + PCIE_WIN04_REMAP_OFF(i)); in orion_pcie_setup_wins()
146 writel(0, base + PCIE_WIN5_CTRL_OFF); in orion_pcie_setup_wins()
147 writel(0, base + PCIE_WIN5_BASE_OFF); in orion_pcie_setup_wins()
148 writel(0, base + PCIE_WIN5_REMAP_OFF); in orion_pcie_setup_wins()
157 writel(cs->base & 0xffff0000, base + PCIE_WIN04_BASE_OFF(i)); in orion_pcie_setup_wins()
158 writel(0, base + PCIE_WIN04_REMAP_OFF(i)); in orion_pcie_setup_wins()
162 base + PCIE_WIN04_CTRL_OFF(i)); in orion_pcie_setup_wins()
176 writel(dram->cs[0].base, base + PCIE_BAR_LO_OFF(1)); in orion_pcie_setup_wins()
177 writel(0, base + PCIE_BAR_HI_OFF(1)); in orion_pcie_setup_wins()
178 writel(((size - 1) & 0xffff0000) | 1, base + PCIE_BAR_CTRL_OFF(1)); in orion_pcie_setup_wins()
181 void __init orion_pcie_setup(void __iomem *base) in orion_pcie_setup() argument
189 orion_pcie_setup_wins(base); in orion_pcie_setup()
194 cmd = readw(base + PCIE_CMD_OFF); in orion_pcie_setup()
198 writew(cmd, base + PCIE_CMD_OFF); in orion_pcie_setup()
203 mask = readl(base + PCIE_MASK_OFF); in orion_pcie_setup()
205 writel(mask, base + PCIE_MASK_OFF); in orion_pcie_setup()
208 int orion_pcie_rd_conf(void __iomem *base, struct pci_bus *bus, in orion_pcie_rd_conf() argument
215 base + PCIE_CONF_ADDR_OFF); in orion_pcie_rd_conf()
217 *val = readl(base + PCIE_CONF_DATA_OFF); in orion_pcie_rd_conf()
227 int orion_pcie_rd_conf_tlp(void __iomem *base, struct pci_bus *bus, in orion_pcie_rd_conf_tlp() argument
234 base + PCIE_CONF_ADDR_OFF); in orion_pcie_rd_conf_tlp()
236 *val = readl(base + PCIE_CONF_DATA_OFF); in orion_pcie_rd_conf_tlp()
238 if (bus->number != orion_pcie_get_local_bus_nr(base) || in orion_pcie_rd_conf_tlp()
240 *val = readl(base + PCIE_HEADER_LOG_4_OFF); in orion_pcie_rd_conf_tlp()
266 int orion_pcie_wr_conf(void __iomem *base, struct pci_bus *bus, in orion_pcie_wr_conf() argument
275 base + PCIE_CONF_ADDR_OFF); in orion_pcie_wr_conf()
278 writel(val, base + PCIE_CONF_DATA_OFF); in orion_pcie_wr_conf()
280 writew(val, base + PCIE_CONF_DATA_OFF + (where & 3)); in orion_pcie_wr_conf()
282 writeb(val, base + PCIE_CONF_DATA_OFF + (where & 3)); in orion_pcie_wr_conf()