48 static void _set_gpio_irqenable(void __iomem *base, unsigned int index,  in _set_gpio_irqenable()  argument
53 	reg = __raw_readl(base + GPIO_INT_EN);  in _set_gpio_irqenable()
55 	__raw_writel(reg, base + GPIO_INT_EN);  in _set_gpio_irqenable()
61 	void __iomem *base = GPIO_BASE(gpio / 32);  in gpio_ack_irq()  local
63 	__raw_writel(1 << (gpio % 32), base + GPIO_INT_CLR);  in gpio_ack_irq()
69 	void __iomem *base = GPIO_BASE(gpio / 32);  in gpio_mask_irq()  local
71 	_set_gpio_irqenable(base, gpio % 32, 0);  in gpio_mask_irq()
77 	void __iomem *base = GPIO_BASE(gpio / 32);  in gpio_unmask_irq()  local
79 	_set_gpio_irqenable(base, gpio % 32, 1);  in gpio_unmask_irq()
86 	void __iomem *base = GPIO_BASE(gpio / 32);  in gpio_set_irq_type()  local
89 	reg_type = __raw_readl(base + GPIO_INT_TYPE);  in gpio_set_irq_type()
90 	reg_level = __raw_readl(base + GPIO_INT_LEVEL);  in gpio_set_irq_type()
91 	reg_both = __raw_readl(base + GPIO_INT_BOTH_EDGE);  in gpio_set_irq_type()
120 	__raw_writel(reg_type, base + GPIO_INT_TYPE);  in gpio_set_irq_type()
121 	__raw_writel(reg_level, base + GPIO_INT_LEVEL);  in gpio_set_irq_type()
122 	__raw_writel(reg_both, base + GPIO_INT_BOTH_EDGE);  in gpio_set_irq_type()
157 	void __iomem *base = GPIO_BASE(offset / 32);  in _set_gpio_direction()  local
160 	reg = __raw_readl(base + GPIO_DIR);  in _set_gpio_direction()
165 	__raw_writel(reg, base + GPIO_DIR);  in _set_gpio_direction()
170 	void __iomem *base = GPIO_BASE(offset / 32);  in gemini_gpio_set()  local
173 		__raw_writel(1 << (offset % 32), base + GPIO_DATA_SET);  in gemini_gpio_set()
175 		__raw_writel(1 << (offset % 32), base + GPIO_DATA_CLR);  in gemini_gpio_set()
180 	void __iomem *base = GPIO_BASE(offset / 32);  in gemini_gpio_get()  local
182 	return (__raw_readl(base + GPIO_DATA_IN) >> (offset % 32)) & 1;  in gemini_gpio_get()
205 	.base			= 0,