181 				wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_stop_tx()
182 				rd_regl(port, ureg->sirfsoc_int_en_reg) &  in sirfsoc_uart_stop_tx()
190 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_stop_tx()
191 				rd_regl(port, ureg->sirfsoc_int_en_reg) &  in sirfsoc_uart_stop_tx()
221 		wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_tx_with_dma()
222 				rd_regl(port, ureg->sirfsoc_int_en_reg)&  in sirfsoc_uart_tx_with_dma()
248 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_tx_with_dma()
249 				rd_regl(port, ureg->sirfsoc_int_en_reg)|  in sirfsoc_uart_tx_with_dma()
252 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_tx_with_dma()
297 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_start_tx()
298 					rd_regl(port, ureg->sirfsoc_int_en_reg)|  in sirfsoc_uart_start_tx()
301 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_start_tx()
315 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_stop_rx()
316 				rd_regl(port, ureg->sirfsoc_int_en_reg) &  in sirfsoc_uart_stop_rx()
326 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_stop_rx()
327 				rd_regl(port, ureg->sirfsoc_int_en_reg)&  in sirfsoc_uart_stop_rx()
348 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_disable_ms()
349 					rd_regl(port, ureg->sirfsoc_int_en_reg)&  in sirfsoc_uart_disable_ms()
384 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_enable_ms()
385 					rd_regl(port, ureg->sirfsoc_int_en_reg)  in sirfsoc_uart_enable_ms()
388 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_enable_ms()
548 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_rx_tmo_process_tl()
549 				rd_regl(port, ureg->sirfsoc_int_en_reg) &  in sirfsoc_rx_tmo_process_tl()
559 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_rx_tmo_process_tl()
560 				rd_regl(port, ureg->sirfsoc_int_en_reg) |  in sirfsoc_rx_tmo_process_tl()
563 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_rx_tmo_process_tl()
582 		wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_handle_rx_tmo()
583 			rd_regl(port, ureg->sirfsoc_int_en_reg) &  in sirfsoc_uart_handle_rx_tmo()
602 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_handle_rx_done()
603 				rd_regl(port, ureg->sirfsoc_int_en_reg) &  in sirfsoc_uart_handle_rx_done()
630 	intr_status &= rd_regl(port, ureg->sirfsoc_int_en_reg);  in sirfsoc_uart_isr()
713 		if (rd_regl(port, ureg->sirfsoc_int_en_reg) &  in sirfsoc_uart_rx_dma_complete_tl()
752 		wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_start_next_rx_dma()
753 				rd_regl(port, ureg->sirfsoc_int_en_reg) |  in sirfsoc_uart_start_next_rx_dma()
756 		wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_start_next_rx_dma()
774 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_start_rx()
775 				rd_regl(port, ureg->sirfsoc_int_en_reg) |  in sirfsoc_uart_start_rx()
778 			wr_regl(port, ureg->sirfsoc_int_en_reg,  in sirfsoc_uart_start_rx()
1128 		wr_regl(port, ureg->sirfsoc_int_en_reg, 0);  in sirfsoc_uart_shutdown()