66 static inline void update_reg_offset_bit_pos(u32 offset, u32 *reg_offset,  in update_reg_offset_bit_pos()  argument
69 	*reg_offset = offset % 8;  in update_reg_offset_bit_pos()
105 	u32 offset, reg_offset, bit_pos;  in ks_dw_pcie_msi_irq_ack()  local
115 	update_reg_offset_bit_pos(offset, &reg_offset, &bit_pos);  in ks_dw_pcie_msi_irq_ack()
118 	       ks_pcie->va_app_base + MSI0_IRQ_STATUS + (reg_offset << 4));  in ks_dw_pcie_msi_irq_ack()
119 	writel(reg_offset + MSI_IRQ_OFFSET, ks_pcie->va_app_base + IRQ_EOI);  in ks_dw_pcie_msi_irq_ack()
124 	u32 reg_offset, bit_pos;  in ks_dw_pcie_msi_set_irq()  local
127 	update_reg_offset_bit_pos(irq, &reg_offset, &bit_pos);  in ks_dw_pcie_msi_set_irq()
129 	       ks_pcie->va_app_base + MSI0_IRQ_ENABLE_SET + (reg_offset << 4));  in ks_dw_pcie_msi_set_irq()
134 	u32 reg_offset, bit_pos;  in ks_dw_pcie_msi_clear_irq()  local
137 	update_reg_offset_bit_pos(irq, &reg_offset, &bit_pos);  in ks_dw_pcie_msi_clear_irq()
139 	       ks_pcie->va_app_base + MSI0_IRQ_ENABLE_CLR + (reg_offset << 4));  in ks_dw_pcie_msi_clear_irq()