Lines Matching refs:CMD_STATUS
34 #define CMD_STATUS 0x004 macro
301 writel(DBI_CS2_EN_VAL | readl(reg_virt + CMD_STATUS), in ks_dw_pcie_set_dbi_mode()
302 reg_virt + CMD_STATUS); in ks_dw_pcie_set_dbi_mode()
305 val = readl(reg_virt + CMD_STATUS); in ks_dw_pcie_set_dbi_mode()
319 writel(~DBI_CS2_EN_VAL & readl(reg_virt + CMD_STATUS), in ks_dw_pcie_clear_dbi_mode()
320 reg_virt + CMD_STATUS); in ks_dw_pcie_clear_dbi_mode()
323 val = readl(reg_virt + CMD_STATUS); in ks_dw_pcie_clear_dbi_mode()
352 writel(OB_XLAT_EN_VAL | readl(ks_pcie->va_app_base + CMD_STATUS), in ks_dw_pcie_setup_rc_app_regs()
353 ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_setup_rc_app_regs()
461 val = readl(ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()
463 writel(LTSSM_EN_VAL | val, ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()
466 val = readl(ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()
467 writel(LTSSM_EN_VAL | val, ks_pcie->va_app_base + CMD_STATUS); in ks_dw_pcie_initiate_link_train()