304 	memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,  in iommu_set_exclusion_range()
308 	memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,  in iommu_set_exclusion_range()
317 	BUG_ON(iommu->mmio_base == NULL);  in iommu_set_device_table()
321 	memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,  in iommu_set_device_table()
330 	ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_enable()
332 	writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_enable()
339 	ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_disable()
341 	writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_feature_disable()
348 	ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_set_inv_tlb_timeout()
351 	writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);  in iommu_set_inv_tlb_timeout()
391 	if (iommu->mmio_base)  in iommu_unmap_mmio_space()
392 		iounmap(iommu->mmio_base);  in iommu_unmap_mmio_space()
540 	writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);  in amd_iommu_reset_cmd_buffer()
541 	writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);  in amd_iommu_reset_cmd_buffer()
559 	memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,  in iommu_enable_command_buffer()
594 	memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,  in iommu_enable_event_buffer()
598 	writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);  in iommu_enable_event_buffer()
599 	writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);  in iommu_enable_event_buffer()
630 	memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET,  in iommu_enable_ppr_log()
634 	writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET);  in iommu_enable_ppr_log()
635 	writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET);  in iommu_enable_ppr_log()
1140 	iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys,  in init_iommu_one()
1142 	if (!iommu->mmio_base)  in init_iommu_one()
1237 	val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET);  in init_iommu_perf_ctr()
1302 	low  = readl(iommu->mmio_base + MMIO_EXT_FEATURES);  in iommu_init_pci()
1303 	high = readl(iommu->mmio_base + MMIO_EXT_FEATURES + 4);  in iommu_init_pci()
2419 		writel((u32)*value, iommu->mmio_base + offset);  in iommu_pc_get_set_reg_val()
2420 		writel((*value >> 32), iommu->mmio_base + offset + 4);  in iommu_pc_get_set_reg_val()
2422 		*value = readl(iommu->mmio_base + offset + 4);  in iommu_pc_get_set_reg_val()
2424 		*value = readl(iommu->mmio_base + offset);  in iommu_pc_get_set_reg_val()