84 #define gsc_write(cfg, offset)	writel(cfg, ctx->regs + (offset))  macro
405 	gsc_write(cfg, GSC_SW_RESET);  in gsc_sw_reset()
424 	gsc_write(cfg, GSC_IN_BASE_ADDR_Y_MASK);  in gsc_sw_reset()
425 	gsc_write(cfg, GSC_IN_BASE_ADDR_CB_MASK);  in gsc_sw_reset()
426 	gsc_write(cfg, GSC_IN_BASE_ADDR_CR_MASK);  in gsc_sw_reset()
431 	gsc_write(cfg, GSC_OUT_BASE_ADDR_Y_MASK);  in gsc_sw_reset()
432 	gsc_write(cfg, GSC_OUT_BASE_ADDR_CB_MASK);  in gsc_sw_reset()
433 	gsc_write(cfg, GSC_OUT_BASE_ADDR_CR_MASK);  in gsc_sw_reset()
480 	gsc_write(cfg, GSC_IRQ);  in gsc_handle_irq()
550 	gsc_write(cfg, GSC_IN_CON);  in gsc_src_set_fmt()
594 	gsc_write(cfg, GSC_IN_CON);  in gsc_src_set_transf()
622 	gsc_write(cfg, GSC_SRCIMG_OFFSET);  in gsc_src_set_size()
627 	gsc_write(cfg, GSC_CROPPED_SIZE);  in gsc_src_set_size()
639 	gsc_write(cfg, GSC_SRCIMG_SIZE);  in gsc_src_set_size()
657 	gsc_write(cfg, GSC_IN_CON);  in gsc_src_set_size()
690 	gsc_write(cfg, GSC_IN_BASE_ADDR_Y_MASK);  in gsc_src_set_buf_seq()
691 	gsc_write(cfg, GSC_IN_BASE_ADDR_CB_MASK);  in gsc_src_set_buf_seq()
692 	gsc_write(cfg, GSC_IN_BASE_ADDR_CR_MASK);  in gsc_src_set_buf_seq()
724 		gsc_write(buf_info->base[EXYNOS_DRM_PLANAR_Y],  in gsc_src_set_addr()
726 		gsc_write(buf_info->base[EXYNOS_DRM_PLANAR_CB],  in gsc_src_set_addr()
728 		gsc_write(buf_info->base[EXYNOS_DRM_PLANAR_CR],  in gsc_src_set_addr()
732 		gsc_write(0x0, GSC_IN_BASE_ADDR_Y(buf_id));  in gsc_src_set_addr()
733 		gsc_write(0x0, GSC_IN_BASE_ADDR_CB(buf_id));  in gsc_src_set_addr()
734 		gsc_write(0x0, GSC_IN_BASE_ADDR_CR(buf_id));  in gsc_src_set_addr()
814 	gsc_write(cfg, GSC_OUT_CON);  in gsc_dst_set_fmt()
858 	gsc_write(cfg, GSC_IN_CON);  in gsc_dst_set_transf()
949 	gsc_write(cfg, GSC_PRE_SCALE_RATIO);  in gsc_set_prescaler()
976 				gsc_write(h_coef_8t[sc_ratio][i][j],  in gsc_set_h_coef()
1002 				gsc_write(v_coef_4t[sc_ratio][i][j],  in gsc_set_v_coef()
1015 	gsc_write(cfg, GSC_MAIN_H_RATIO);  in gsc_set_scaler()
1019 	gsc_write(cfg, GSC_MAIN_V_RATIO);  in gsc_set_scaler()
1041 	gsc_write(cfg, GSC_DSTIMG_OFFSET);  in gsc_dst_set_size()
1045 	gsc_write(cfg, GSC_SCALED_SIZE);  in gsc_dst_set_size()
1055 	gsc_write(cfg, GSC_DSTIMG_SIZE);  in gsc_dst_set_size()
1073 	gsc_write(cfg, GSC_OUT_CON);  in gsc_dst_set_size()
1126 	gsc_write(cfg, GSC_OUT_BASE_ADDR_Y_MASK);  in gsc_dst_set_buf_seq()
1127 	gsc_write(cfg, GSC_OUT_BASE_ADDR_CB_MASK);  in gsc_dst_set_buf_seq()
1128 	gsc_write(cfg, GSC_OUT_BASE_ADDR_CR_MASK);  in gsc_dst_set_buf_seq()
1172 		gsc_write(buf_info->base[EXYNOS_DRM_PLANAR_Y],  in gsc_dst_set_addr()
1174 		gsc_write(buf_info->base[EXYNOS_DRM_PLANAR_CB],  in gsc_dst_set_addr()
1176 		gsc_write(buf_info->base[EXYNOS_DRM_PLANAR_CR],  in gsc_dst_set_addr()
1180 		gsc_write(0x0, GSC_OUT_BASE_ADDR_Y(buf_id));  in gsc_dst_set_addr()
1181 		gsc_write(0x0, GSC_OUT_BASE_ADDR_CB(buf_id));  in gsc_dst_set_addr()
1182 		gsc_write(0x0, GSC_OUT_BASE_ADDR_CR(buf_id));  in gsc_dst_set_addr()
1541 		gsc_write(cfg, GSC_ENABLE);  in gsc_ippdrv_start()
1547 		gsc_write(cfg, GSC_IN_CON);  in gsc_ippdrv_start()
1552 		gsc_write(cfg, GSC_OUT_CON);  in gsc_ippdrv_start()
1564 		gsc_write(cfg, GSC_IN_CON);  in gsc_ippdrv_start()
1569 		gsc_write(cfg, GSC_OUT_CON);  in gsc_ippdrv_start()
1576 		gsc_write(cfg, GSC_IN_CON);  in gsc_ippdrv_start()
1581 		gsc_write(cfg, GSC_OUT_CON);  in gsc_ippdrv_start()
1601 	gsc_write(cfg, GSC_ENABLE);  in gsc_ippdrv_start()
1631 	gsc_write(0xff, GSC_OUT_BASE_ADDR_Y_MASK);  in gsc_ippdrv_stop()
1632 	gsc_write(0xff, GSC_OUT_BASE_ADDR_CB_MASK);  in gsc_ippdrv_stop()
1633 	gsc_write(0xff, GSC_OUT_BASE_ADDR_CR_MASK);  in gsc_ippdrv_stop()
1637 	gsc_write(cfg, GSC_ENABLE);  in gsc_ippdrv_stop()