Lines Matching refs:CLK_SET_RATE_PARENT

308 		ENABLE_SCLK_TOP0_PERIC0, 4, CLK_SET_RATE_PARENT, 0),
310 		ENABLE_SCLK_TOP0_PERIC0, 8, CLK_SET_RATE_PARENT, 0),
312 		ENABLE_SCLK_TOP0_PERIC0, 20, CLK_SET_RATE_PARENT, 0),
315 		ENABLE_SCLK_TOP0_PERIC1, 8, CLK_SET_RATE_PARENT, 0),
317 		ENABLE_SCLK_TOP0_PERIC1, 20, CLK_SET_RATE_PARENT, 0),
320 		ENABLE_SCLK_TOP0_PERIC2, 8, CLK_SET_RATE_PARENT, 0),
322 		ENABLE_SCLK_TOP0_PERIC2, 20, CLK_SET_RATE_PARENT, 0),
332 		ENABLE_SCLK_TOP0_PERIC3, 20, CLK_SET_RATE_PARENT, 0),
457 		ENABLE_SCLK_TOP1_FSYS0, 24, CLK_SET_RATE_PARENT, 0),
462 		ENABLE_SCLK_TOP1_FSYS1, 24, CLK_SET_RATE_PARENT, 0),
464 		ENABLE_SCLK_TOP1_FSYS1, 28, CLK_SET_RATE_PARENT, 0),
639 		MUX_SEL_PERIC11, 0, 1, CLK_SET_RATE_PARENT, 0),
641 		MUX_SEL_PERIC11, 4, 1, CLK_SET_RATE_PARENT, 0),
643 		MUX_SEL_PERIC11, 8, 1, CLK_SET_RATE_PARENT, 0),
645 		MUX_SEL_PERIC11, 12, 1, CLK_SET_RATE_PARENT, 0),
647 		MUX_SEL_PERIC11, 16, 1, CLK_SET_RATE_PARENT, 0),
684 		ENABLE_PCLK_PERIC1, 17, CLK_SET_RATE_PARENT, 0),
697 		ENABLE_SCLK_PERIC10, 12, CLK_SET_RATE_PARENT, 0),
699 		ENABLE_SCLK_PERIC10, 13, CLK_SET_RATE_PARENT, 0),
701 		ENABLE_SCLK_PERIC10, 14, CLK_SET_RATE_PARENT, 0),
703 		ENABLE_SCLK_PERIC10, 15, CLK_SET_RATE_PARENT, 0),
705 		ENABLE_SCLK_PERIC10, 16, CLK_SET_RATE_PARENT, 0),
707 		ENABLE_SCLK_PERIC10, 17, CLK_SET_RATE_PARENT, 0),
709 		ENABLE_SCLK_PERIC10, 18, CLK_SET_RATE_PARENT, 0),
711 		ENABLE_SCLK_PERIC10, 19, CLK_SET_RATE_PARENT, 0),
1103 			ENABLE_SCLK_AUD, 27, CLK_SET_RATE_PARENT, 0),
1105 			ENABLE_SCLK_AUD, 28, CLK_SET_RATE_PARENT, 0),
1117 			ENABLE_PCLK_AUD, 26, CLK_SET_RATE_PARENT, 0),
1119 			ENABLE_PCLK_AUD, 27, CLK_SET_RATE_PARENT, 0),