Lines Matching refs:CLK_SET_RATE_PARENT

538 			CLK_SET_RATE_PARENT, 0, "mout_apll"),
543 			CLK_SET_RATE_PARENT, 0),
545 			CLK_SET_RATE_PARENT, 0),
594 			CLK_SET_RATE_PARENT, 0),
671 			CLK_SET_RATE_PARENT, 0),
758 			CLK_SET_RATE_PARENT, 0),
774 			CLK_SET_RATE_PARENT, 0),
776 			CLK_SET_RATE_PARENT, 0),
778 			CLK_SET_RATE_PARENT, 0),
780 			CLK_SET_RATE_PARENT, 0),
782 			CLK_SET_RATE_PARENT, 0),
803 			CLK_SET_RATE_PARENT, 0),
869 			CLK_SET_RATE_PARENT, 0),
871 			CLK_SET_RATE_PARENT, 0),
873 			SRC_MASK_LCD0, 12, CLK_SET_RATE_PARENT, 0),
875 			CLK_SET_RATE_PARENT, 0),
877 			CLK_SET_RATE_PARENT, 0),
885 			CLK_SET_RATE_PARENT, 0),
887 			CLK_SET_RATE_PARENT, 0),
889 			CLK_SET_RATE_PARENT, 0),
891 			CLK_SET_RATE_PARENT, 0),
893 			CLK_SET_RATE_PARENT, 0),
895 			CLK_SET_RATE_PARENT, 0),
897 			CLK_SET_RATE_PARENT, 0),
899 			CLK_SET_RATE_PARENT, 0),
901 			CLK_SET_RATE_PARENT, 0),
903 			CLK_SET_RATE_PARENT, 0),
905 			CLK_SET_RATE_PARENT, 0),
907 			CLK_SET_RATE_PARENT, 0),
909 			CLK_SET_RATE_PARENT, 0),
911 			CLK_SET_RATE_PARENT, 0),
913 			CLK_SET_RATE_PARENT, 0),
915 			CLK_SET_RATE_PARENT, 0),
917 			CLK_SET_RATE_PARENT, 0),
919 			CLK_SET_RATE_PARENT, 0),
921 			CLK_SET_RATE_PARENT, 0),
923 			CLK_SET_RATE_PARENT, 0),
925 			CLK_SET_RATE_PARENT, 0),
1031 			CLKOUT_CMU_LEFTBUS, 16, CLK_SET_RATE_PARENT, 0),
1033 			CLKOUT_CMU_RIGHTBUS, 16, CLK_SET_RATE_PARENT, 0),
1035 			CLKOUT_CMU_TOP, 16, CLK_SET_RATE_PARENT, 0),
1037 			CLKOUT_CMU_DMC, 16, CLK_SET_RATE_PARENT, 0),
1039 			CLKOUT_CMU_CPU, 16, CLK_SET_RATE_PARENT, 0),
1068 			E4210_SRC_MASK_LCD1, 12, CLK_SET_RATE_PARENT, 0),
1070 			SRC_MASK_FSYS, 24, CLK_SET_RATE_PARENT, 0),
1084 			CLK_SET_RATE_PARENT, 0),
1107 			SRC_MASK_LCD0, 4, CLK_SET_RATE_PARENT, 0),
1109 			SRC_MASK_LCD0, 8, CLK_SET_RATE_PARENT, 0),
1111 			SRC_MASK_FSYS, 24, CLK_SET_RATE_PARENT, 0),