Lines Matching refs:mtspr

74 	mtspr	SPRN_SRR1,r0
77 	mtspr	SPRN_SRR0,r0
108 	mtspr	SPRN_SPRG_SCRATCH0,r10;	/* save two registers to work with */\
109 	mtspr	SPRN_SPRG_SCRATCH1,r11;					     \
110 	mtspr	SPRN_SPRG_SCRATCH2,r1;					     \
263 	mtspr	SPRN_SPRG_SCRATCH0, r10 /* Save some working registers */
264 	mtspr	SPRN_SPRG_SCRATCH1, r11
273 	mtspr	SPRN_SPRG_SCRATCH3, r12
274 	mtspr	SPRN_SPRG_SCRATCH4, r9
277 	mtspr	SPRN_SPRG_SCRATCH6, r11
278 	mtspr	SPRN_SPRG_SCRATCH5, r12
300 	mtspr	SPRN_PID, r9		/* TLB will have 0 TID */
348 	mtspr   SPRN_PID, r12
355 	mtspr	SPRN_PID, r12
373 	mtspr   SPRN_PID, r12
380 	mtspr	SPRN_PID, r12
452 	mtspr	SPRN_SPRG_SCRATCH0, r10 /* Save some working registers */
453 	mtspr	SPRN_SPRG_SCRATCH1, r11
462 	mtspr	SPRN_SPRG_SCRATCH3, r12
463 	mtspr	SPRN_SPRG_SCRATCH4, r9
466 	mtspr	SPRN_SPRG_SCRATCH6, r11
467 	mtspr	SPRN_SPRG_SCRATCH5, r12
480 	mtspr	SPRN_PID, r9		/* TLB will have 0 TID */
531 	mtspr   SPRN_PID, r12
538 	mtspr	SPRN_PID, r12
552 	mtspr	SPRN_SPRG_SCRATCH0, r10	 /* Save some working registers */
553 	mtspr	SPRN_SPRG_SCRATCH1, r11
562 	mtspr	SPRN_SPRG_SCRATCH3, r12
563 	mtspr	SPRN_SPRG_SCRATCH4, r9
566 	mtspr	SPRN_SPRG_SCRATCH6, r11
567 	mtspr	SPRN_SPRG_SCRATCH5, r12
580 	mtspr	SPRN_PID, r9		/* TLB will have 0 TID */
631 	mtspr   SPRN_PID, r12
638 	mtspr	SPRN_PID, r12
706 	mtspr	SPRN_DBSR,r10
712 	mtspr	SPRN_SRR2,r12
713 	mtspr	SPRN_SRR3,r9
733 	mtspr	SPRN_TSR,r0		/* Clear the PIT exception */
807 	mtspr   SPRN_PID, r12
814 	mtspr	SPRN_PID, r12
836 	mtspr	SPRN_SPRG_THREAD,r4
864 	mtspr	SPRN_SRR0,r4
865 	mtspr	SPRN_SRR1,r3
890 	mtspr	SPRN_SRR0,r3
891 	mtspr	SPRN_SRR1,r4
918 	mtspr	SPRN_PID,r0
939 	mtspr	SPRN_EVPR,r0
946         mtspr   SPRN_DBCR0,r13
959 	mtspr	SPRN_PID,r3