Lines Matching refs:r0

48 	mfspr	r0,SPRN_DSRR0
49 	stw	r0,_DSRR0(r11)
50 	mfspr	r0,SPRN_DSRR1
51 	stw	r0,_DSRR1(r11)
56 	mfspr	r0,SPRN_CSRR0
57 	stw	r0,_CSRR0(r11)
58 	mfspr	r0,SPRN_CSRR1
59 	stw	r0,_CSRR1(r11)
65 	mfspr	r0,SPRN_MAS0
66 	stw	r0,MAS0(r11)
67 	mfspr	r0,SPRN_MAS1
68 	stw	r0,MAS1(r11)
69 	mfspr	r0,SPRN_MAS2
70 	stw	r0,MAS2(r11)
71 	mfspr	r0,SPRN_MAS3
72 	stw	r0,MAS3(r11)
73 	mfspr	r0,SPRN_MAS6
74 	stw	r0,MAS6(r11)
76 	mfspr	r0,SPRN_MAS7
77 	stw	r0,MAS7(r11)
81 	mfspr	r0,SPRN_MMUCR
82 	stw	r0,MMUCR(r11)
84 	mfspr	r0,SPRN_SRR0
85 	stw	r0,_SRR0(r11)
86 	mfspr	r0,SPRN_SRR1
87 	stw	r0,_SRR1(r11)
94 	lwz	r0,KSP_LIMIT(r8)
95 	stw	r0,SAVED_KSP_LIMIT(r11)
96 	rlwimi	r0,r1,0,0,(31-THREAD_SHIFT)
97 	stw	r0,KSP_LIMIT(r8)
104 	lwz	r0,crit_r10@l(0)
105 	stw	r0,GPR10(r11)
106 	lwz	r0,crit_r11@l(0)
107 	stw	r0,GPR11(r11)
108 	mfspr	r0,SPRN_SRR0
109 	stw	r0,crit_srr0@l(0)
110 	mfspr	r0,SPRN_SRR1
111 	stw	r0,crit_srr1@l(0)
118 	lwz	r0,KSP_LIMIT(r8)
119 	stw	r0,saved_ksp_limit@l(0)
120 	rlwimi	r0,r1,0,0,(31-THREAD_SHIFT)
121 	stw	r0,KSP_LIMIT(r8)
241 	lwz	r0,GPR0(r1)
321 	lwz	r0,GPR0(r1)
337 	cmplwi	0,r0,NR_syscalls
340 	slwi	r0,r0,2
342 	lwzx	r10,r10,r0	/* Fetch system call handler [ptr] */
358 	andi.	r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP|_TIF_USER_WORK_MASK|_TIF_PERSYSCALL_MASK)
383 	lwz	r0,THREAD+THREAD_DBCR0(r2)
384 	andis.	r10,r0,DBCR0_IDM@h
399 	stwcx.	r0,0,r1			/* to clear the reservation */
405 	FIX_SRR1(r8, r0)
414 	iccci	r0,r0
443 	li	r0,0xc00
444 	stw	r0,_TRAP(r1)
452 	mr	r0,r3
463 	andi.	r0,r9,_TIF_RESTOREALL
469 	andi.	r0,r9,_TIF_NOERROR
478 2:	andi.	r0,r9,(_TIF_PERSYSCALL_MASK)
495 	andi.	r0,r9,(_TIF_SYSCALL_DOTRACE|_TIF_SINGLESTEP)
525 	lwz	r0,_TRAP(r1)
526 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
527 	stw	r0,_TRAP(r1)		/* register set saved */
533 	lwz	r0,_TRAP(r1)
534 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
535 	stw	r0,_TRAP(r1)		/* register set saved */
541 	lwz	r0,_TRAP(r1)
542 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
543 	stw	r0,_TRAP(r1)		/* register set saved */
549 	lwz	r0,_TRAP(r1)
550 	rlwinm	r0,r0,0,0,30		/* clear LSB to indicate full */
551 	stw	r0,_TRAP(r1)		/* register set saved */
568 	lwz	r0,_TRAP(r1)
569 	clrrwi	r0,r0,1
570 	stw	r0,_TRAP(r1)
599 	mflr	r0
600 	stw	r0,INT_FRAME_SIZE+4(r1)
603 	stw	r0,_NIP(r1)	/* Return to switch caller */
605 	li	r0,MSR_FP	/* Disable floating-point */
608 	oris	r0,r0,MSR_VEC@h	/* Disable altivec */
615 	oris	r0,r0,MSR_SPE@h	 /* Disable SPE */
620 	and.	r0,r0,r11	/* FP or altivec or SPE enabled? */
622 	andc	r11,r11,r0
638 	tophys(r0,r4)
639 	CLR_TOP32(r0)
640 	mtspr	SPRN_SPRG_THREAD,r0	/* Update current THREAD phys addr */
649 	lwz	r0,THREAD+THREAD_VRSAVE(r2)
650 	mtspr	SPRN_VRSAVE,r0		/* if G4, restore VRSAVE reg */
655 	lwz	r0,THREAD+THREAD_SPEFSCR(r2)
656 	mtspr	SPRN_SPEFSCR,r0		/* restore SPEFSCR reg */
660 	lwz	r0,_CCR(r1)
661 	mtcrf	0xFF,r0
749 	andi.	r0,r3,MSR_PR
756 	andi.	r0,r9,_TIF_USER_WORK_MASK
763 	lwz	r0,THREAD+THREAD_DBCR0(r2)
764 	andis.	r10,r0,DBCR0_IDM@h
775 	andis.	r0,r8,_TIF_EMULATE_STACK_STORE@h
789 2:	lwzx	r0,r6,r4
790 	stwx	r0,r6,r3
812 	lwz	r0,TI_PREEMPT(r9)
813 	cmpwi	0,r0,0		/* if non-zero, just restore regs and return */
818 	andi.	r0,r3,MSR_EE	/* interrupts off? */
830 	andi.	r0,r3,_TIF_NEED_RESCHED
851 	iccci	r0,r0
878 	mflr	r0
879 	stw	r0,4(r1)
888 	lwz	r0,GPR0(r1)
902 	stwcx.	r0,0,r1			/* to clear the reservation */
997 	lwz	r0,GPR0(r1);						\
1006 	stwcx.	r0,0,r1;		/* to clear the reservation */	\
1136 	mtspr	SPRN_DBCR0,r0
1152 	andi.	r0,r9,_TIF_NEED_RESCHED
1173 	andi.	r0,r9,_TIF_NEED_RESCHED
1175 	andi.	r0,r9,_TIF_USER_WORK_MASK
1183 	andi.	r0,r3,1
1220 	andi.	r0,r3,1
1248 	mflr	r0
1249 	stw	r0,INT_FRAME_SIZE+4(r1)
1259 	LOAD_MSR_KERNEL(r0,MSR_KERNEL)
1261 	MTMSRD(r0)		/* don't get trashed */
1271 	FIX_SRR1(r9,r0)
1273 	li	r0,0
1274 	mtspr	SPRN_SPRG_RTAS,r0
1297 	mflr	r0
1298 	mtctr	r0
1299 	lwz	r0, 4(r1)
1300 	mtlr	r0