Lines Matching refs:mtspr
24 mtspr SPRN_SPRG_603_LRU,r10 /* init SW LRU tracking */
76 mtspr SPRN_L2CR2,r3
95 mtspr SPRN_HID0,r8 /* enable and invalidate caches */
97 mtspr SPRN_HID0,r11 /* enable caches */
110 mtspr SPRN_HID0,r8 /* flush branch target address cache */
112 mtspr SPRN_HID0,r11
153 mtspr SPRN_MSSSR0,r11
177 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
179 mtspr SPRN_HID0,r11
258 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
260 mtspr SPRN_HID0,r11
272 mtspr SPRN_MSSCR0,r3
399 mtspr SPRN_HID0,r3
426 mtspr SPRN_MSSCR0,r4
431 mtspr SPRN_MSSSR0,r4
437 mtspr SPRN_L2CR2,r4
442 mtspr SPRN_HID1,r4
447 mtspr SPRN_ICTRL,r4
452 mtspr SPRN_LDSTCR,r4
457 mtspr SPRN_LDSTDB,r4
472 mtspr SPRN_HID2,r4
477 mtspr SPRN_HID1,r5
485 mtspr SPRN_HID1,r4