Lines Matching refs:u8
84 u8 IntVect1; /* SDMA + 0x10 */
85 u8 IntVect2; /* SDMA + 0x11 */
93 u8 ipr[32]; /* SDMA + 0x3c .. 0x5b */
123 u8 outo_gpioe; /* GPIO + 0x18 */
124 u8 reserved1[3]; /* GPIO + 0x19 */
125 u8 outo_dvo; /* GPIO + 0x1c */
126 u8 reserved2[3]; /* GPIO + 0x1d */
127 u8 sint_gpioe; /* GPIO + 0x20 */
128 u8 reserved3[3]; /* GPIO + 0x21 */
129 u8 sint_ode; /* GPIO + 0x24 */
130 u8 reserved4[3]; /* GPIO + 0x25 */
131 u8 sint_ddr; /* GPIO + 0x28 */
132 u8 reserved5[3]; /* GPIO + 0x29 */
133 u8 sint_dvo; /* GPIO + 0x2c */
134 u8 reserved6[3]; /* GPIO + 0x2d */
135 u8 sint_inten; /* GPIO + 0x30 */
136 u8 reserved7[3]; /* GPIO + 0x31 */
139 u8 gpio_control; /* GPIO + 0x38 */
140 u8 reserved9[3]; /* GPIO + 0x39 */
141 u8 sint_istat; /* GPIO + 0x3c */
142 u8 sint_ival; /* GPIO + 0x3d */
143 u8 bus_errs; /* GPIO + 0x3e */
144 u8 reserved10; /* GPIO + 0x3f */
153 u8 wkup_gpioe; /* GPIO_WKUP + 0x00 */
154 u8 reserved1[3]; /* GPIO_WKUP + 0x03 */
155 u8 wkup_ode; /* GPIO_WKUP + 0x04 */
156 u8 reserved2[3]; /* GPIO_WKUP + 0x05 */
157 u8 wkup_ddr; /* GPIO_WKUP + 0x08 */
158 u8 reserved3[3]; /* GPIO_WKUP + 0x09 */
159 u8 wkup_dvo; /* GPIO_WKUP + 0x0C */
160 u8 reserved4[3]; /* GPIO_WKUP + 0x0D */
161 u8 wkup_inten; /* GPIO_WKUP + 0x10 */
162 u8 reserved5[3]; /* GPIO_WKUP + 0x11 */
163 u8 wkup_iinten; /* GPIO_WKUP + 0x14 */
164 u8 reserved6[3]; /* GPIO_WKUP + 0x15 */
166 u8 reserved7[2]; /* GPIO_WKUP + 0x1A */
167 u8 wkup_maste; /* GPIO_WKUP + 0x1C */
168 u8 reserved8[3]; /* GPIO_WKUP + 0x1D */
169 u8 wkup_ival; /* GPIO_WKUP + 0x20 */
170 u8 reserved9[3]; /* GPIO_WKUP + 0x21 */
171 u8 wkup_istat; /* GPIO_WKUP + 0x24 */
172 u8 reserved10[3]; /* GPIO_WKUP + 0x25 */
177 u8 reserved[0x40];
202 u8 mem_clk_sel; /* CDM + 0x0c reg3 byte0 */
203 u8 xlb_clk_sel; /* CDM + 0x0d reg3 byte1 read only */
204 u8 ipb_clk_sel; /* CDM + 0x0e reg3 byte2 */
205 u8 pci_clk_sel; /* CDM + 0x0f reg3 byte3 */
207 u8 ext_48mhz_en; /* CDM + 0x10 reg4 byte0 */
208 u8 fd_enable; /* CDM + 0x11 reg4 byte1 */
213 u8 osc_disable; /* CDM + 0x18 reg6 byte0 */
214 u8 reserved0[3]; /* CDM + 0x19 reg6 byte1,2,3 */
216 u8 ccs_sleep_enable; /* CDM + 0x1c reg7 byte0 */
217 u8 osc_sleep_enable; /* CDM + 0x1d reg7 byte1 */
218 u8 reserved1; /* CDM + 0x1e reg7 byte2 */
219 u8 ccs_qreq_test; /* CDM + 0x1f reg7 byte3 */
221 u8 soft_reset; /* CDM + 0x20 u8 byte0 */
222 u8 no_ckstp; /* CDM + 0x21 u8 byte0 */
223 u8 reserved2[2]; /* CDM + 0x22 u8 byte1,2,3 */
225 u8 pll_lock; /* CDM + 0x24 reg9 byte0 */
226 u8 pll_looselock; /* CDM + 0x25 reg9 byte1 */
227 u8 pll_sm_lockwin; /* CDM + 0x26 reg9 byte2 */
228 u8 reserved3; /* CDM + 0x27 reg9 byte3 */
320 u8 last_byte;
351 extern int mpc52xx_set_wakeup_gpio(u8 pin, u8 level);