Lines Matching refs:i
97 { { .i = ~0 }, { .p = dec_intr_unimplemented } },
100 { { .i = ~0 }, { .p = asic_intr_unimplemented } },
219 { { .i = DEC_CPU_IRQ_MASK(KN01_CPU_INR_BUS) },
220 { .i = DEC_CPU_IRQ_NR(KN01_CPU_INR_BUS) } },
221 { { .i = DEC_CPU_IRQ_MASK(KN01_CPU_INR_RTC) },
222 { .i = DEC_CPU_IRQ_NR(KN01_CPU_INR_RTC) } },
223 { { .i = DEC_CPU_IRQ_MASK(KN01_CPU_INR_DZ11) },
224 { .i = DEC_CPU_IRQ_NR(KN01_CPU_INR_DZ11) } },
225 { { .i = DEC_CPU_IRQ_MASK(KN01_CPU_INR_SII) },
226 { .i = DEC_CPU_IRQ_NR(KN01_CPU_INR_SII) } },
227 { { .i = DEC_CPU_IRQ_MASK(KN01_CPU_INR_LANCE) },
228 { .i = DEC_CPU_IRQ_NR(KN01_CPU_INR_LANCE) } },
229 { { .i = DEC_CPU_IRQ_ALL },
296 { { .i = DEC_CPU_IRQ_MASK(KN230_CPU_INR_BUS) },
297 { .i = DEC_CPU_IRQ_NR(KN230_CPU_INR_BUS) } },
298 { { .i = DEC_CPU_IRQ_MASK(KN230_CPU_INR_RTC) },
299 { .i = DEC_CPU_IRQ_NR(KN230_CPU_INR_RTC) } },
300 { { .i = DEC_CPU_IRQ_MASK(KN230_CPU_INR_DZ11) },
301 { .i = DEC_CPU_IRQ_NR(KN230_CPU_INR_DZ11) } },
302 { { .i = DEC_CPU_IRQ_MASK(KN230_CPU_INR_SII) },
303 { .i = DEC_CPU_IRQ_NR(KN230_CPU_INR_SII) } },
304 { { .i = DEC_CPU_IRQ_ALL },
371 { { .i = DEC_CPU_IRQ_MASK(KN02_CPU_INR_BUS) },
372 { .i = DEC_CPU_IRQ_NR(KN02_CPU_INR_BUS) } },
373 { { .i = DEC_CPU_IRQ_MASK(KN02_CPU_INR_RTC) },
374 { .i = DEC_CPU_IRQ_NR(KN02_CPU_INR_RTC) } },
375 { { .i = DEC_CPU_IRQ_MASK(KN02_CPU_INR_CASCADE) },
377 { { .i = DEC_CPU_IRQ_ALL },
382 { { .i = KN02_IRQ_MASK(KN02_CSR_INR_DZ11) },
383 { .i = KN02_IRQ_NR(KN02_CSR_INR_DZ11) } },
384 { { .i = KN02_IRQ_MASK(KN02_CSR_INR_ASC) },
385 { .i = KN02_IRQ_NR(KN02_CSR_INR_ASC) } },
386 { { .i = KN02_IRQ_MASK(KN02_CSR_INR_LANCE) },
387 { .i = KN02_IRQ_NR(KN02_CSR_INR_LANCE) } },
388 { { .i = KN02_IRQ_MASK(KN02_CSR_INR_TC2) },
389 { .i = KN02_IRQ_NR(KN02_CSR_INR_TC2) } },
390 { { .i = KN02_IRQ_MASK(KN02_CSR_INR_TC1) },
391 { .i = KN02_IRQ_NR(KN02_CSR_INR_TC1) } },
392 { { .i = KN02_IRQ_MASK(KN02_CSR_INR_TC0) },
393 { .i = KN02_IRQ_NR(KN02_CSR_INR_TC0) } },
394 { { .i = KN02_IRQ_ALL },
468 { { .i = DEC_CPU_IRQ_MASK(KN02BA_CPU_INR_CASCADE) },
470 { { .i = DEC_CPU_IRQ_MASK(KN02BA_CPU_INR_TC2) },
471 { .i = DEC_CPU_IRQ_NR(KN02BA_CPU_INR_TC2) } },
472 { { .i = DEC_CPU_IRQ_MASK(KN02BA_CPU_INR_TC1) },
473 { .i = DEC_CPU_IRQ_NR(KN02BA_CPU_INR_TC1) } },
474 { { .i = DEC_CPU_IRQ_MASK(KN02BA_CPU_INR_TC0) },
475 { .i = DEC_CPU_IRQ_NR(KN02BA_CPU_INR_TC0) } },
476 { { .i = DEC_CPU_IRQ_ALL },
481 { { .i = IO_IRQ_MASK(KN02BA_IO_INR_BUS) },
482 { .i = IO_IRQ_NR(KN02BA_IO_INR_BUS) } },
483 { { .i = IO_IRQ_MASK(KN02BA_IO_INR_RTC) },
484 { .i = IO_IRQ_NR(KN02BA_IO_INR_RTC) } },
485 { { .i = IO_IRQ_DMA },
487 { { .i = IO_IRQ_MASK(KN02BA_IO_INR_SCC0) },
488 { .i = IO_IRQ_NR(KN02BA_IO_INR_SCC0) } },
489 { { .i = IO_IRQ_MASK(KN02BA_IO_INR_SCC1) },
490 { .i = IO_IRQ_NR(KN02BA_IO_INR_SCC1) } },
491 { { .i = IO_IRQ_MASK(KN02BA_IO_INR_ASC) },
492 { .i = IO_IRQ_NR(KN02BA_IO_INR_ASC) } },
493 { { .i = IO_IRQ_MASK(KN02BA_IO_INR_LANCE) },
494 { .i = IO_IRQ_NR(KN02BA_IO_INR_LANCE) } },
495 { { .i = IO_IRQ_ALL },
569 { { .i = DEC_CPU_IRQ_MASK(KN02CA_CPU_INR_BUS) },
570 { .i = DEC_CPU_IRQ_NR(KN02CA_CPU_INR_BUS) } },
571 { { .i = DEC_CPU_IRQ_MASK(KN02CA_CPU_INR_RTC) },
572 { .i = DEC_CPU_IRQ_NR(KN02CA_CPU_INR_RTC) } },
573 { { .i = DEC_CPU_IRQ_MASK(KN02CA_CPU_INR_CASCADE) },
575 { { .i = DEC_CPU_IRQ_ALL },
580 { { .i = IO_IRQ_DMA },
582 { { .i = IO_IRQ_MASK(KN02CA_IO_INR_SCC0) },
583 { .i = IO_IRQ_NR(KN02CA_IO_INR_SCC0) } },
584 { { .i = IO_IRQ_MASK(KN02CA_IO_INR_ASC) },
585 { .i = IO_IRQ_NR(KN02CA_IO_INR_ASC) } },
586 { { .i = IO_IRQ_MASK(KN02CA_IO_INR_LANCE) },
587 { .i = IO_IRQ_NR(KN02CA_IO_INR_LANCE) } },
588 { { .i = IO_IRQ_MASK(KN02CA_IO_INR_TC1) },
589 { .i = IO_IRQ_NR(KN02CA_IO_INR_TC1) } },
590 { { .i = IO_IRQ_MASK(KN02CA_IO_INR_TC0) },
591 { .i = IO_IRQ_NR(KN02CA_IO_INR_TC0) } },
592 { { .i = IO_IRQ_ALL },
666 { { .i = DEC_CPU_IRQ_MASK(KN03_CPU_INR_BUS) },
667 { .i = DEC_CPU_IRQ_NR(KN03_CPU_INR_BUS) } },
668 { { .i = DEC_CPU_IRQ_MASK(KN03_CPU_INR_RTC) },
669 { .i = DEC_CPU_IRQ_NR(KN03_CPU_INR_RTC) } },
670 { { .i = DEC_CPU_IRQ_MASK(KN03_CPU_INR_CASCADE) },
672 { { .i = DEC_CPU_IRQ_ALL },
677 { { .i = IO_IRQ_DMA },
679 { { .i = IO_IRQ_MASK(KN03_IO_INR_SCC0) },
680 { .i = IO_IRQ_NR(KN03_IO_INR_SCC0) } },
681 { { .i = IO_IRQ_MASK(KN03_IO_INR_SCC1) },
682 { .i = IO_IRQ_NR(KN03_IO_INR_SCC1) } },
683 { { .i = IO_IRQ_MASK(KN03_IO_INR_ASC) },
684 { .i = IO_IRQ_NR(KN03_IO_INR_ASC) } },
685 { { .i = IO_IRQ_MASK(KN03_IO_INR_LANCE) },
686 { .i = IO_IRQ_NR(KN03_IO_INR_LANCE) } },
687 { { .i = IO_IRQ_MASK(KN03_IO_INR_TC2) },
688 { .i = IO_IRQ_NR(KN03_IO_INR_TC2) } },
689 { { .i = IO_IRQ_MASK(KN03_IO_INR_TC1) },
690 { .i = IO_IRQ_NR(KN03_IO_INR_TC1) } },
691 { { .i = IO_IRQ_MASK(KN03_IO_INR_TC0) },
692 { .i = IO_IRQ_NR(KN03_IO_INR_TC0) } },
693 { { .i = IO_IRQ_ALL },