Lines Matching refs:clk
79 { .role = "dbclk", .clk = "gpio0_dbclk" },
281 { .role = "dbclk", .clk = "gpio4_dbclk" },
302 { .role = "dbclk", .clk = "gpio5_dbclk" },
589 .clk = "l3s_gclk",
596 .clk = "sys_clkin_ck",
603 .clk = "sys_clkin_ck",
610 .clk = "dpll_core_m4_ck",
617 .clk = "sys_clkin_ck",
624 .clk = "sys_clkin_ck",
631 .clk = "sys_clkin_ck",
638 .clk = "sys_clkin_ck",
645 .clk = "sys_clkin_ck",
652 .clk = "dpll_core_m4_div2_ck",
659 .clk = "cpsw_125mhz_gclk",
666 .clk = "sys_clkin_ck",
673 .clk = "sys_clkin_ck",
680 .clk = "sys_clkin_ck",
687 .clk = "sys_clkin_ck",
694 .clk = "l4ls_gclk",
701 .clk = "l4ls_gclk",
708 .clk = "l4ls_gclk",
715 .clk = "l4ls_gclk",
722 .clk = "l4ls_gclk",
729 .clk = "l4ls_gclk",
736 .clk = "l4ls_gclk",
743 .clk = "l4ls_gclk",
750 .clk = "l4ls_gclk",
757 .clk = "l4ls_gclk",
764 .clk = "l4ls_gclk",
771 .clk = "l4ls_gclk",
778 .clk = "l4ls_gclk",
785 .clk = "l4ls_gclk",
792 .clk = "l4ls_gclk",
799 .clk = "l4ls_gclk",
806 .clk = "l4ls_gclk",
813 .clk = "l3s_gclk",
820 .clk = "l3s_gclk",
827 .clk = "l3s_gclk",
834 .clk = "l3_gclk",
841 .clk = "l4ls_gclk",
848 .clk = "l4ls_gclk",
855 .clk = "l4ls_gclk",
862 .clk = "l4ls_gclk",
869 .clk = "l3_gclk",
876 .clk = "l3_gclk",
883 .clk = "l4ls_gclk",
890 .clk = "l4ls_gclk",